|
클록 신호에 따라서만 그 출력이 바뀌는 것을 알았다. 또한 특별히 설계한 Edge-trgger RS 플립플롭은 Clk 신호가 0에서 1로 바뀌는 순간에 입력을 샘플링하는 Positive Edge-trggered RS 플립플롭임을 확인하였다. 1. 설계실습 내용 및 결과
2. 결론
|
|
|
|
|
|
|
|
|
전자통신기초실험』, 도서출판 상학당, 2009, pp96-97.
AlexanderSadiku, 『Fundamentals of Electric circuits』4th, McGRAW.hill higher Education, 2009, pp387-390. 1. 목적
2. 관련이론
2.1 Phasor relationships for circuit element
2.2 Kirchhoff's laws in the frequency domain
2.3 전압과 전
|
|
|
회로를 한눈에 검토할 때 발군의 장점을 보여주었다. 앞으로는 실습 중간중간 발생할 수 있는 오차를 최대한 줄일 수 있는 방법들을 연구해 보아야겠다.
이번 실험도 늦은 시간까지 고생 많으셨습니다. 1. 설계실습 내용 및 결과
2. 결론
|
|
|
전류는 50㎃에서 다이오드에 최소 1㎃가 흐러야하므로 저항에 49㎃ 흐른다면
R1 = VR1 / IR1 = (24V - 10V) / 49㎃ = 244Ω
따라서 최소 저항값은 244Ω이고 최대 전류는 49㎃이다. 목차
Ⅰ. 실험결과(제너 다이오드 로우딩)
A. 제너 다이오드에 부하
|
|
|
만들어진 레이저를 이용하고, 이중슬릿과 눈금스크린 간의 정확한 간격을 유지하며, 눈금스크린보다 좀 더 정밀하게 측정할 수 있는 스크린을 이용하여 실험한다면 오차값을 더 줄일 수 있을 것이다. 1. 실험 결과
2. 비고 및 고찰
|
|
|
전기전자 회로실험 / 박철원 외2인 / 경문사
기초 전기전자공학실험 /
http://cyber.inha.ac.kr/class/stud/note/lec_no_list.asp
시뮬레이션 결과 분석
시정수τ와 주기T와의 관계에대해 생각해보자.
회로1에서의 시정수 τ= RC = 100 × 0.33×
{ 10}^{-6 }
= 33×
{ 10}^{-
|
|
|
전압과 전류는 동상이 된다.
3. 참고 자료
1. 전자개론 (상학당) 최성재 저
2. 회로망 이론 (대영사) 최진식외 4명 공저
3. 최신 회로망 이론 (한올 출판사) 한경희외 3명 공저
4. 전기전자회로실험 (정훈 출판사) 최성재 1.실험목적
2.관련이론
|
|
|
0˚ 의 위상차가 있을 뿐 두 출력신호 레벨이 입력 레벨과 같다는 것을 알수 있다.
결 론
이 실험에서는 흔히 위상분기리 도는 양위상 증폭기로 불리우는 공통이미터 증폭기와 이미터폴로워의 복합회로의 동작과 특성을 설명하였다. 이러한 형
|
|
메뉴펼치기
