|
형 연산 증폭기 회로
실험 순서
1. 반전 증폭기
2. 비반전 증폭기
3. 단위이득 플로어(unity-gain follower)
4. 가산 증폭기(Summing amplifier)
5. 분석및 고찰
|
|
|
병렬을 다시 직렬로 계산하면 다음과 같은 이론값이 나온다.
는 로 이론적인 계산 값이 나온다.
(330Ω)을 다시 연결한 등가회로
2.2 Thevenin 등가회로를 실험적으로 구하려고 한다. 를 구하는 실험회로를 그리고 실험절차를 설명하라. 또 전압
|
|
|
트랜지스터의 베이스-에미터 다이오드 사이에 다이오드처럼 특성곡선이 있을 수 있다.
그림 5의 특성곡선을 얻기 위해서는 먼저 , 시켜서 얻을 수 있다.
그림 5에서 베이스에 흐르는 전류 는
이식에서 이다.
(4) 컴퓨터 실습
모의실험 8-1
1. 회로
|
|
|
실험과정 9를 반복한다.
③ 바이어스된 2중 다이오드 리미터
11. 교재의 회로를 구성한다.
12~14. S1, S2를 지시에 따라 개방 혹은 단락시키며 출력 파형을 측정하고 기록한다.
15~16. VAA를 지시에 따라 증가 혹은 감소시키며 출력 파형을 측정한다.
|
|
|
실험에서 적용시킬 예정이라 시뮬레이션에서는 그대로 진행하였습니다.
아래 그림 1.9와 같이 회로를 결선하고, 함수발생기의 출력을 회로도에 표시된 바와 같이 설정한다.
1kΩ 양단에 인가되는 전압 파형을 오실로스코프로 관찰하되, 함수발
|
|
|
1. 적분기
①10KHZ
<회로도>
<시뮬레이션>
v0=1.455Vp-p
②4KHZ
<회로도>
<시뮬레이션>
v0=3.237Vp-p
③100HZ
<회로도>
<시뮬레이션>
v0=10p-p
2. 미분기
①10KHZ
<회로도>
<시뮬레이션>
v0=35mV
②1KHZ
<회로도>
<시뮬레이션&g
|
|
|
(R1B1) I(R1B2) I(R1C) V(3) V(4)
1.000E+01 8.207E-04 8.151E-04 8.861E-04 1.793E+00 1.936E+00
이론값
모의실험값
측정값
오차(%)
Ib(uA)
Ic(mA)
Vb(V)
Vc(V)
*직류해석(뒷 단자)
.OP
.DC VCC 10V 10V 6
VCC 6 0 10
R2B1 6 9 68K
R2B2 9 0 10K
R2C 6 7 2.4K
R2E 8 0 240
R3E 10 0 1K
Q2 7 9 8 Q2sc1815
Q3 6 7 10 Q2s
|
|
|
실험을 통해서도 Simulation과 같이 y값이 출력되기까지 시간이 소요되는지를 중점적으로 살펴보아야 하겠고, 또한 이 시간차가 Simulation과 같은 6ns인지도 살펴보아야 할 것이다. 1. 실험 목표
2. 실험 준비물
3. 예비 이론
4. 실험 방법
|
|
|
.
4. 각각의 VGS에 대해 X축을 VDS, Y축은 ID를 갖는 그래프를 그린 후 λ, r0를 계산한다. ① 전계-효과 트랜지스터(FET)
② 전류 전도를 위한 채널의 형성
③ MOSFET의 동작 영역
⑤ 포화 영역에서의 동작
① Vt 측정
② NMOS의 I-V 특성 곡선
|
|
|
실험
① 연산 증폭기의 이득
위는 pspice 회로도이다.
왼쪽 그래프는 OFFSET을 3V, AMPL를 500mV 주었을 때의 시뮬레이션 결과이다. (실제 실험에서는 점진적으로 증가시키나 동작 성향을 파악하기 위해서 고정값을 설정하였다)
RR과 RF의 비가 1:1이므
|
|
메뉴펼치기
