|
실험 결과로 보아 여기에서 이상적인 막의 두께는 200A로 볼 수 있다. 1.실험 목적
2.이론적 배경
MOS 캐패시터
1) 산화공정
2) CVD 공정
3) Photo 공정
4) PVD 공정)
3. 실험방법
4. 결과 및 고찰
1)C-V 그래프
2)I-V 그래프
3)결론
|
|
|
재료전자기학 - 이후정교수님 강의안 1. 실험 목적
···········
p. 2
2. 실험 배경
···········
p. 2
3. 실험 이론
···········
p. 2
① Si의 특성
···········
p. 2
② MOS Capacitor
···········
p. 3
③ E-Beam의 구조와
|
|
|
실험 방법
실험 재료
입력신호
1N4148, GROUND, VDC, RES(저항),
D1N750(제너다이오드), 캐패시터
Vin: f=1 kHz, Vp-p=12V
1. 반파 배전압 회로
5ms이내 안에서 전압이 감소 하며 차후에도 아주 조금씩 감소하다가 거의 일정하게 된다.
2. 전파 배전압 회로
2ms이
|
|
|
전자제품과 자동차ㆍ인공위성 등에도 사용하고 스마트폰 한 대에만 500여개가 쓰인다. 우리나라에서는 계속 초고용량 신제품을 선도하면서 세계 2위권의 강국이다.
(MLCC 다결정)
(MLCC 내부) 1. 실험목적
2. 실험원리
3. 실험기구 및 재료
4.
|
|
|
전자 (Hongsik jeong) 자료
(2) 인터넷 과학신문 사이언스 타임즈
(3) 서울대 반도체 특강 자료 (삼성전자)
(4) 이화여자 대학교 전자공학과 PRAM PPT 자료
(5) 고광석 (상변화 기술분석)
(6) 상변화 메모리 소자설계용 요소기술 개발에 관한 연구 ( 과학
|
|
|
전자가 이동하는 영역.③ VGS를 가할 경우 : VGS=0[V]일 때는 공핍층은 VDS에 의한 것이었지만, VGS를 증가시키면 그 전압이 역방향 전압이므로, VGS=0[V}일 때보다 공핍층이 넓어져 같은 VDS일지라도 ID는 작아진다.
[3] 절연 게이트형(MOS형) FET에 흐른
|
|
|
실험장비의 오작동과 조작미숙, 실험경험의 부족 등으로 인한 것으로 생각된다. 실험으로 좀더 알게 된 PTC재료의 특성을 이용한 제품들이 일상생활에 많이 사용되고 있으며 전자기기가 급속히 발달함에 따라 사용분야가 확대될 것으로 기대
|
|
|
실험 ··············· 13
2. 1. 1 실험의 순서·········· 13
Ⅲ. 결과 및 고찰 ············ 15
3.1 45C 결과·············· 15
3.2 연강 결과·············· 15
3.3 고찰 및 결론·············15
Ⅳ
|
|
|
넣었을 때 보다 높은 것을 실험을 통해 알 수 있다.
6. 참고문헌
‘현대물리학’ A.Beiser저, 정원모 번역.
‘고체전자공학’, Streetman, Ben G, 喜重堂, 1991.
‘전자재료실험 매뉴얼’. 목적
이론
실험방법
결과 및 토론
결론
참고문헌
|
|
|
실험에서 얻어진 의 구조는 Hexagonal Close Packed구조이다.
4. 참고문헌
‘현대물리학’ A.Beiser저, 정원모 번역.
‘고체전자공학’, Streetman, Ben G, 喜重堂, 1991.
전자재료실험 매뉴얼. 목적
이론
실험방법
실험장치및시약
결과 및 토론
결
|
|
메뉴펼치기
