|
Coupling 으로 설정하여야 출력을 확인할 수 있습니다
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값: Run to Time :50us 1. 실험 목적
2. 관련 이론
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
증폭기에 공급되는 전체 전력 는
증폭기의 효율 은
이면 효율은 100% 근접한다.
2 Pre-Lab(예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : BJT B급 전력증폭기 시뮬레이션
이론(계산)값
시뮬레이션 값
12V
12V
0A
0A
-12V
-12V
1.7uA
1.7
|
|
|
증폭기와 공통 컬렉터증폭기에서 공통 이미터 증폭기는 전압을 증폭시킨다. 그러나 공통 컬렉터는 전압이 아닌 임피던스를 감소시킨다.
Vout = A Vin , A = ,
2 Pre-Lab(예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 2단 증폭
|
|
|
론
시뮬
측정
12V
12V
12.757V
0A
0A
0.00005A
-12V
-12V
-11.307V
1.7uA
1.776uA
0.00005A
■ 실험회로 2 : BJT AB급 전력증폭기 회로
- 실험 결과 그래프 및 표 :
이론 값
시뮬레이션
측정 값
3.1mV
3.118mV
6.845mV
526.4mV
526.862mV
0.5622V
-520.8mV
-526.862mV
-0.5623V
845.0uA
845.846uA
0.00
|
|
|
실험에 사용한 트랜지스터의 특성을 data book에서 찾아서 실험결과와 일치하는지 확인 하라.
-2N2907A pnp형
= -60V = -60V =-600 = 400 = 300 = 300ns
-2N2222A npn형
= 40V = 75V = 800 = 500 = 0 = 250ns
참고 문헌: 네이버/구글 검색엔진 & 전자회로 7판 전자회로실험
|
|
|
.
3-3 실험 ③
(전자회로 실험 P. 29 그림 4-8)
1. 전자회로 실험 P. 29 그림 4-8의 회로를 구성한다.
2. 오실로스코프로 입력과 출력파형을 관찰하고, 측정된 파형을 전자회로 실험 P. 30 그림 4-9에 도시한다.
3-4 실험 ④
(전자회로 실험 P. 30 그림 4-10)
1.
|
|
|
크기로 슬라이스하게 된다(이것을 출력 포화되었다고 한다). 1. 목적
2. 이론
3. 예비레포트
- Op-Amp 란?
- 반전 증폭기 & 비반전 증폭기
- Function Generator의 기능 및 사용법
4. 결과레포트
- 실험 및 실험방법(직접실험사진첨부)
- 고찰
|
|
|
실험들은 대체적으로 회로가 간단하고, OP amp가 특성이 잘 나타나서 간단하게 끝낼 수 있었다. 이제껏 해온 실험 중에 결과가 이만큼 까지 깨끗하게 잘 나온적이 드물었기 때문에 가장 만족스러운 실험이었다고 할 수 있다.
반전 증폭기와 비
|
|
|
증폭기는 높은 동상신호 제거비를 얻기 위해서 두 입력 단자에 인가된 전압차를 증폭한다. 연산 증폭기는 자체가 차동 증폭기 이지만, 이 회로는 증폭도를 자유롭게 설정 할 수 있고 연산 증폭기 1개로 구성할 수 있어 간단한 차동 증폭기가
|
|
|
오디오 전력 증폭기의 이득을 조정할 수 있는걸 알게 되었다.
● 20Khz일 때 가변저항 값에 따른 출력전력 및 그래프
0
%
90%
3
0%
9
5
%
6
0
%
1
0
0
% 1 설계 사양
2 설계 회로도
3 설계 결과 그래프
4 설계 사양과 비교
5 검토 및 느낀점
|
|
메뉴펼치기
