|
실험
① 연산 증폭기의 이득
위는 pspice 회로도이다.
왼쪽 그래프는 OFFSET을 3V, AMPL를 500mV 주었을 때의 시뮬레이션 결과이다. (실제 실험에서는 점진적으로 증가시키나 동작 성향을 파악하기 위해서 고정값을 설정하였다)
RR과 RF의 비가 1:1이므
|
|
|
있었고, 이상적인 특성과 약간 다름을 알 수 있었다.
2.2 입력 바이어스 전류 및 옵셋 전류
2.2.1 실험 회로도
회로도
브레드보드 구성
2.2.2 실험 방법
1) 위와 같이 회로를 구성하고 디지털 멀티 미터를 사용하여 연산 증폭기의 입력 단자에서 전
|
|
|
회로
베이스전압측정
분석 :
콜렉터 전압측정
에미터 전압측정
를 제거한 회로를 구성하고 소신호를 가해주었는데 전압이득이 줄어든 것을 확인할 수 있었다.
3) 에미터 공빔 증폭기 임피던스, 전력 및 위상관계
회로 구성도
출력전압
분석
|
|
|
실험과 마찬가지로 예상했던 결과와는 약간 차이가 있었음을 알 수 있다. MOSFET의 특성상 열에 약해서인지 예상했던 결과에서 약간 벗어난 측정 결과를 얻은 것 같다.
2.3 소스 접지 증폭기
2.3.1 실험 회로도
PSPICE 회로도
브레드 보드 구성
2.3.2
|
|
|
증폭기의 입력 포트가 베이스와 이미터 사이라는 것과 출력 포트가 컬렉터와 이미터 사이라는 것을 알 수 있다. 따라서 접지 전위에 있는 이미터가 입력과 출력 사이의 공통 단자이므로, 이 회로를 공통-이미터(common-emitter) 또는 접지된 이미
|
|
|
1.목적
능동 부하를 가진 bjt 차동 증폭기의 전압 이득과 출력 저항을 실험을 통해 구한다.
2.예비지식
회로에서, 트랜지스터 Q1과 Q2가 차동쌍을 형성하며, 이들 트랜지스터는 정전류 IEE로 바이어스 된다. 부하 회로는 전류 미러 형태로
|
|
|
증폭기의 대신호 동작을 실험하기 위한 회로를 그림 18.8에 나타냈다. 그림에서 트랜지스터 Q3와 Q4는 저항기 RB와 함께 정전류 전원을 형성한다. 이 회로에서 RB = 33 KΩ, RC1= RC2 = 20KΩ, VCC=-VEE=15V 이고 트랜지스터의 β=150이다. 증폭기의 바이어스
|
|
|
증폭기에서 슬루율은 무엇을 제한하는가?
(a) 입력임피던스(b) 동상신호제거비(c) 전압이득(d) 주파수응답
⇒ 연산증폭기에서 슬루율을 측정할시 증폭기의 폐회로이득이 1인상태에서 측정해야 하므로 결국 전압이득을 제한하는 것이다.
5. 그림
|
|
|
증폭기
2번 실험의 경우 시뮬레이션 결과에서 도출할 수 있는 AV값이 1 이하가 나왔다. 이는, 증폭기의 설계 의도에 맞지 않는 결과이다. (출력 전압이 입력 전압에 비해 오히려 적으므로) 대체한 MOSFET의 문제인지, 회로 설계의 문제인지 등의
|
|
|
회로가 되고 Loading effect가 발생하지 않게 되어 발생할 수 있는 최대 전압이득을 유도할 수 있다. 위에서도 실험을 통해 분석해 본 것과 같이 RL값이 더 커지게 되면 컬렉터 저항의 합성저항은 커지게 되므로 전체 전압이득(Av)는 증가하게 된다.
|
|
메뉴펼치기
