|
회로 (c) vI가 고레벨일떄의 등가회로> 1. 목적
2.예비지식
2.1 이상적인 디지털 논리 반전기
2.2 BJT 논리 반전기
3. 준비
3.1) 논리 반전기 회로의 입출력 전압전달 특성.
3.2) 논리 반전기 회로의 입출력 전압파형
4. 실험
|
|
|
전압을 얻기 위해서는 R1, R2의 저항값을 잘 조절하면 원하는 결과를 얻을 수 있을 것이다.
5. 설계
아래 회로를 참고하여 다음 규격을 만족하는 전자오르간을 설계한다.
주파수 : 440 Hz(기준 주파수:라), 시, 도, 레, 미, 파, 솔, 880 Hz(라)
출력 신호
|
|
|
나왔고, 출력 신호에 있어 1Vpp 이상의 값이 출력되어야 하는데, 7Vpp 이상으로 출력되었다. 따라서 모든 설계 조건을 만족하였고, 각각의 스위치를 작동시키면서 확인해본 결과 정확한 음이 출력되었다. 1. 실험 결과
2. 비고 및 고찰
|
|
|
전압에만 의존하는 전류가 RL을 통해 흐름을 예측하였다. 그리고 실제 실험에서 전류는 ZL에 무관하게 일정하게 흐름을 확인하였다.
비교기 실험에서는 OP앰프를 이용한 개방루프 회로를 통해 앰프의 +,-입력단자에 가해지는 각각의 전압중 어
|
|
|
등가회로를 완성한다.
실험 내용 및 예상 결과
(1)실험 내용
▲실험회로(기본 회로실험)
①위의 실험 회로를 구성하라. 저항 R1=R2=300[Ω], R3=150[Ω]을 각각 연결하라.
②부하저항 =330[Ω]을 연결하고, 직류전원 V1=12[V]를 인가하라.
③에 걸린 전압
|
|
|
회로 구성
일 때, 200Hz
일 때, 400Hz
일 때, 800Hz
일 때, 1600Hz
일 때, 200Hz
일 때, 400Hz
일 때, 800Hz
일 때, 1600Hz
- 실험 결과, 주파수가 증가함에 따라 전압 이득이 증가하다가 일정 주파수 이상이 되었을 때부터 이득이 점점 감소한다는 것을 확인할 수
|
|
|
전압의 파형이 정현파가 아닌 구형파가 나온 이유는 실제 실험에서 사용될 DCT143Z 소자가 시뮬레이션 프로그램 상에 존재하지 않아서 Q2N2222를 대신 사용하였기 때문으로 생각된다.
(2) PSpice를 이용하여 <그림 3.6>의 콜피츠 발진기 회로를
|
|
|
전압 이 된다.
실험결과와 그 데이터의 분석 방법을 개략적으로 보이면 <그림 8.3>과 같다.
회로 구성
< Plot vs >
- 처음 값이 +5V일 때, 값은 3.5679kΩ이다.
- 처음 측정한 값이 약 2배가 될 때의 전압 값은 3.75V이다.
- 문턱전압 2V부터 감소
|
|
|
실험시 어려웠던 점이나 건의할 내용은 무엇인가?- 없음.
실험에 있어 가장 큰 오차값을 보인 것은 출력 전압의 첨두치였다. 왜 그러한 값이 나왔는지 정확히 알 수는 없지만, 예상해보면 앞서 말했듯이 처음 회로에 전압을 인가하였을 때 잘
|
|
|
전압의 예제 >
(4) 그림 3.2.14와 같이 회전디스크를 제작하고 이를 포토인터럽트에 설치한 후 회전시키면서 7-세그먼트의 출력을 확인하라. (손으로 회전 시켜 출력을 확인할 것)
- 시뮬레이션이 불가능하므로 생략함. 1. 실험 목적
2. 실
|
|
메뉴펼치기
