|
증폭기인지 각각의 증폭기의 특성을 살펴보고 응용되는 곳에 따라 어느 증폭기를 쓰는 것이 나은지를 살펴보는 것이 이 실험의 큰 의의라 생각이 들었는데 할 수가 없으니 아쉽다. 1. Ch17 실험 결과 데이터
(1) 실험 1 - 공동 이미터 DC 바이
|
|
|
회로에 대한 중간대역 데시벨 이득은 대략 얼마인가?
(a) 9.5 dB (b) 19.5 dB
(c) 23.6 dB (d) 27.4 dB
⇒ (Av)=(RC||RL)/(r\'e+RE1)=(3.9kΩ||2.7kΩ)/(18.176Ω+150Ω)=9.531이고 이것을 데시벨 단위로 환산하면, Av(dB)=20×log9.531=19.583(dB)가 된다.
2. 그림 24-1의 증폭기에 대한
|
|
|
시뮬레이션을 통한 포화영역 확인-----------------------(p.9)
(6)저항 값 오차 ±10%에 따른 CMRR 크기--------------------(p.10)
7. 결과 및 고찰------------------------------------------(p.10)
8.참고문헌-----------------------------------------------(p.10)
|
|
|
전자회로실험 P.69~83
데이터 시트 검색엔진 https://www.alldatasheet.co.kr/ 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
2-3 소자(부품) 소개
3. PSpice 시뮬레이션
3-1 시뮬레이션 준비물
3-2 시뮬레이션 과정
3-3 시뮬레이션 결과
4. 실험
4
|
|
|
실험은 차동증폭기의 다양한 입력신호에 따른 출력신호를 관찰 하는 실험이다.- 과정6은 동상이득과 차동이득을 계산하여 측정한 와 계산한 를 비교해봄으로써 계산 값과 측정값의 차이가 거의 없다는 것을 확인 할 수있다.
.
이번 실험을 통
|
|
|
출력들은 +15V, -15V가 된다는 것을 이번 실험을 통해 알게 되었다. 전자회로실험의 1장인 첫 실험인데 생각했던 만큼 결과 값이 잘 나와서 실험 진행하는데에는 큰 어려움이 없었다. 1. 사용 장비 및 부품
2. 실험 방법 및 결과
3. 결론
|
|
|
결과 값을 얻을 수 있었다. 슬루율을 계산 할 때 출력 전압이 상승하는 구간과 하강하는 구간의 기울기가 약간 차이를 보였는데 실험에서는 상승하는 구간의 슬루율을 측정 하였다.
3. 결론
이번 실험을 통해서 연산 증폭기가 이상적인 특성과
|
|
|
결과 및 토의
⇒ 전반적으로 실험이 매끄럽게 잘 끝났다. 원래는 2N6004를 써야 했지만 예비레포트때 2SC1815를 사용하여 실험 때도 2SC1815를 사용하였는데 시뮬레이션 돌려 본 것과 비슷하게 나왔다. 이미터 공통 증폭기의 전반적인 이론을 확인
|
|
|
증폭기의 동작은 바이폴라 트랜지스터의 어느 것과 유사한가?
(a) 공통베이스 증폭기(b) 공통컬렉터 증폭기
(a) 공통이미터 증폭기(b) 이미터플로어
⇒ 위상이 180° 차이가 나며 회로의 모든 구성이 BJT와 거의 유사하다.
(위에서 자세히 설명하였
|
|
|
실험값과 비교하라.
5) 입력 저항 과 출력 저항 을 구하라.
2.2.3 실험 결과
10V
5.44V
4.72V
837.4μA
5.6μA
843.0μA
149
0.032
4.66kΩ
10V
5.44V
4.81V
853.1μA
5.8μA
858.9μA
147
0.033
4.46kΩ
앞서 실험한 베이스 접지 증폭기 회로 실험과 마찬가지로 동작점을 측정하기
|
|
메뉴펼치기
