|
단방향적 특성을 가지므로 양방향 전류를 단방향 전류로 변환하는 정류(Rectification) 작용에
다이오드가 응용된다. 실험에 관련된 이론 1
실험회로 및 시뮬레이션 결과 2
실험방법 및 유의사항 4
참고문헌 5
(별지) 측정 Datasheet 5
|
|
|
1
1
0100
0
0101
0
0110
1
0111
0
1000
0
1001
1
1010
X
1011
X
1100
X
1101
X
1110
X
1111
X
BA
DC
00
01
11
10
00
0
0
1
0
01
0
0
0
1
11
X
X
X
X
10
0
1
X
X
그림 8-6 3으로 나누어 떨어지는 BCD수에 대한 Karnaugh맵
맵으로부터 읽은 최소 SOP : X=AD+ABC+ABC
AD
ABC
ABC
회로도
표 8-5의 실험결과
3 =
|
|
|
각각의 고장이 회로에 어떠한 영향을 끼칠지 설명해 보라(어떤 고장은 아무 영향을 끼치지 않을 수도 있다). 예측에 자신이 없다면 모의 고장을 발생시켜 결과를 테스트해 보자. ○ 실험 목표
○ 사용 부품
○ 관련 이론
○ 실험 순서
|
|
|
저항이 딸린 회로에 전압을 걸어주어 저항 및 커페시터에 걸리는 전압의 파형을 확인할 수 있었다. 커패시터, RL 회로의 과도 응답
1. 요 약
2. 실험 준비물
3. 실험계획서
4. 실험내용 및 절차
5. 결과 및 분석
6. 느 낀 점
|
|
|
결과의 적절성을 보여라. 의 Peak to peak는 10 mV, freq는 1 kHz, 는 9 ~ 14 V로 설정하고, 두 주기의 입/출력 파형이 출력되도록 설정하시오. Run to time =
(단, 트랜지스터의 제조사에 따라 실제 증폭율과 차이를 보일 수 있음)
그림 5-16
Schematic
Vo (Vdd= 9 V)
|
|
|
회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적
|
|
|
변동, 측정자의 주의력 동요 등에 의한 우연 오차가 있을 수도 있다.
무엇보다 FET의 여러 가지 Bias 회로에 대해서 알 수 있었고, 각 Bias 마다 전압의 특성, FET의 용도에 대해 명확히 알 수 있었다. 1. 실험결과
2. 검토 및 고찰
3. 토의
|
|
|
같이 증가함에 따라 증가함을 알아볼 수 있었다. 또 이 감소함에 따라서 전압이득이 감소함을 알 수 있는데, 이는 = 으로 의 감소로 인해 값이 작아지고 전압이득은 이기 때문에 전압이득이 감소하였다. 1. 실험결과
2. 검토 및 고찰
|
|
|
ACM이 0이 되어 CMRR값이 무한대가 되지만 실제로는 그럴 수 없게 되는 것이다. 따라서 이 값이 크면 그만큼 증폭률이 좋은 회로임을 알 수 있다 요약문 1
실험내용 2
실험결과 8
문제점 및 애로사항 16
설계프로젝트 진행사항 16
결론 16
|
|
|
회로는 두개의 BJT 트랜지스터를 하나의 IC 패키지 내에 제공한다. 달링턴 회로 β의 실효값(β_D)은 각 트랜지스터 값의 곱과 같다. 실험에 관련된 이론 1
실험회로 및 시뮬레이션 결과 3
실험방법 및 유의사항 11
참고문헌 11
(별지) 측정 Dat
|
|
메뉴펼치기
