|
결과는 이득을 갖는 반전 가산기가 될 것이다.
3. 시뮬레이션 결과 및 분석
1) 실험1 : 반전 증폭기
1) 반전 DC 증폭기
DC 증폭기 회로도
시뮬레이션 결과
분석 : 다음의 회로는 반전 DC증폭기 이다. (-)단자에 전압원이 연결되어있고 이것이 feedback
|
|
|
그리고 그 결과를 나타낼 것.
e. 에러바(error bar)를 표시한다. 1. 실험목적
2. 실험이론
3. 실험기구 및 재료
4. 실험방법
5. 실험결과
6. 결론 및 검토
7. 질문 및 토의
8. 참고문헌 및 출처
오차의 표기와 그래프 작성
|
|
|
628, 0.942A의 계산 결과가 나왔으며, 측정 전류와 또 조금씩 다른 결과를 보여 주었다. 하지만 전류는 각 저항의 비에 따라 다른 값을 가져 왔으며, 병렬에서는 전압은 항상 일정하다는 결론을 얻을 수 있었다. 그렇게 KCL법칙을 실험으로 증명해
|
|
|
A
⇒
X=0+A
⇒ X=0+A=A 으로 표현되고, 이는 부울대수
기본법칙 1. A+0=A를 나타낸다.
즉, 그림 7-1과 7-7의 회로는 등가이다. 실험 주제
실험에 사용된 부품
실험 회로도
데이터 및 관찰내용
결과 및 결론
비고 및 고찰
평가 및
|
|
|
회로를 사용하면 되는데, 이 회로는 저주파 이득을 제한하게 된다.
그림 3-5 개선된 적분기 (저주파이득의 제한)
실험 6 OP - AMP 실험
◎ 결과 보고서
2. 2) 1. 5hz 1khz
10khz 100khz
2. 2) 2. OP - AMP 출력이 느려서 스위칭할 때 딜레이가 생긴다.
100hz 1khz
10k
|
|
|
6>
<사진4-7> <사진4-8> <사진4-9>
결과 분석 : 실험4는 직,병렬 혼합회로에 관한 실험이다. <사진4-1~4>은 실험에 쓰일 저항값
을 측정한 값이다. <사진4-5>는 등가저항 값 를 측정한 값이다.
등가저항 의 이론적인 값은 ㏀이
|
|
|
크게 영향을 받지 않고 큰 전력을 다루는 회로의 전원으로 많이 사용된다.
단점
1)노이즈가 심하다.
2)부품수가 많고 회로가 복잡하다
3)기술적으로 어렵다. 1. 전압 가산형 D/A 변환기
2. 가변 안정화 회로
3. 정전류원 설계
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
회로를 구현하고 ModelSim에서 파형을 구한 결과값과 DE2-115보드에서의 결과가 일치하는것을 볼수 있었고,표 18과 첨부된 그림에서 볼수 있듯이, 4개의 입력선으로 16(2^4)개의 숫자를 표시할 수 있었습니다.
실험 고찰
1. encoder의 회로를 구현하기
|
|
|
실험값)
SC
SE
0
0
0
0
1
1
1
1
1
0
1
1
0
1
1
0
표 8-6E 4비트 2진 가산
Binary:
A plus B plus C0 = sum
Decimal:
A+B=S
A3A2A1A0
B3B2B1B0
C0
C4
S3S2S1S0
1
1010
0101
0
2
1010
0011
0
3
1111
0110
0
4
1111
1111
0
표 8-7E. 4비트 2의 보수 감산기
Binary:
A minus B = difference
Decimal:
A-B=D
A3A2A1A0
B3B2B1B0
C
|
|
메뉴펼치기
