|
정류회로]
-http://blog.naver.com/nsesibong/60024345046 [브리지 정류 기본원리]
-http://blog.naver.com/syj1210?Redirect=Log&logNo=120049359773 [정전압회로]
-Fundamentals of Microelectronics, RAZAVI [Voltage Doubler]
-http://Alldatasheet.co.kr
Data Sheet 1. Title
Diode 응용 회로 실험
2.
|
|
|
HPF를 동시에 쓴다면 f 주파수 주변의 주파수는 LPF와 HPF에 의해서 각각 걸러지게된다. 신호와 잡음, 그리고 접지
1. 실험 목적
2. 실험 해설
3. 예비 문제
4. 사용기기 및 부품
5. 실험 내용
6. 실험 내용 및 결과
7. 연습 문제
|
|
|
실험이었다. 실험을 구성하는 회로가
어렵지 않음에도 불구하고, 회로구성에 실패하여 원하는 결과 그래프를 얻지 못해 매우 안타깝다. 실험내용은 예비보고서를 작성하면서 파악하였고, 진폭과 위상을 구하는 일도 실험 18번을 수행할 때
|
|
|
실험과정 Pspice로 구현
제목 : 실험 24. 중첩의 정리
1. 실험 목적
(1) 중첩의 정리를 실험적으로 입증한다.
2. 관련이론
“전기, 전자 회로에서 여러 개의 전원을 포함할 때 회로 내의 임의의 한 점을 흐르는 전류(혹은 두 점 사이의 전위차)는 모
|
|
|
벌써 한 학기도 지나갔다.
여지 껏 매 수업마다 수고 해주신 김성호 교수님, 이현기 조교님 정말 감사 했습니다 ^^ 목차
1. 설계 문제
2. 세부 설계 내용
3. 사용하는 기자재
4. 시뮬레이션
5. 회로 구현 결과
6. 결과 및 고찰
|
|
|
회로에서 내부저항을 고려해야 할 정도인가? 2장 예비 레포트…………………………………5p
Ⅰ. 배경 이론
Ⅱ. 설계 실습 계획
Ⅲ. 결론
2장 결과 레포트…………………………………5p
Ⅰ. 실험 목적 및 동기
Ⅱ. 설계실습
|
|
|
출력
G
A
Y
1
0
1
1
1
0
0
X
Hi-z
입력
출력
G
A
Y
1
0
0
1
1
1
0
X
Hi-z
위와는 반대로 제어 입력 G가 입력이 부정 G로 되어 있을 때 G입력이 0일 때 정상동작이고, 1일 때 출력이 부정이 된다.
입력
출력
G
A
Y
0
0
1
0
1
0
1
X
Hi-z
입력
출력
G
A
Y
0
0
0
0
1
1
1
X
Hi-z
|
|
|
|
실험여건상 4.8kΩ로 연결했으므로 이론적으로 Vab에는 8.89V, Vbc에는 6.11V가 걸리게 된다.
≪ 그 림 ≫ 3장 예비 레포트…………………………………6p
Ⅰ. 배경 이론
Ⅱ. 설계 실습 계획
Ⅲ. 결론
3장 결과 레포트…………
|
|
|
회로가 실제 어떻게 일상에 사용되는지 그 실질적 예를 들어라.
- 평형 브릿지 회로는 전화선 단선 위치 알아내는 데에 사용하거나 초기의 전자저울에 사용한다. 그 외에 폭발물이나 조명탄·신호탄 등에 사용되는 인계철선, 강도 측정에 사
|
|
|
|
R,L값을 사용하라. 8장 예비 레포트…………………………………5p
Ⅰ. 배경 이론
Ⅱ. 설계 실습 계획
Ⅲ. 결론
8장 결과 레포트…………………………………6p
Ⅰ. 실험 목적 및 동기
Ⅱ. 설계실습내용 및 분석
Ⅲ. 결론
|
|
메뉴펼치기
