|
압에 따른 전류 값을 이용해 다이오드의 특성곡선을 그려 문턱전압에 대한 이론과 비교해보고 DC 저항과 AC 저항의 값을 확인하여 보았다. 요약문
실험내용
실험결과
문제점 및 애로사항
설계프로젝트 진행사항
결론
(별지)측정 Datashee
|
|
|
JFET 트랜지스터의 출력 특성, 드레인 특성, 그리고 전달 특성을 예측하고 직접 확인하는 실험
포화전류 IDSS와 핀치 오프 전압(Pinch-off Voltage) VP 측정 요약문 1
실험내용 1
실험결과 2
문제점 및 애로사항 5
결론 5
|
|
|
L): TTL/CMOS 논리회로의 입력파형으로 고정논리레벨을 갖는 파형을 인가할때 사용.
DC OFFSET(PULL): 출력신호에 양 또는 음의 DC 성분을 첨가할 수 있다.
OUTPUT: 주 출력이 출력 임피던스 50Ω으로 출력되는 BNC 단.
AMPLITUDE: 출력신호의 레벨을 0에서 -2
|
|
|
n), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. Vsig의 Peak to peak는 10mV, freq는 1kHz로 설정하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time =
(단, 트랜지스터의 제조사에 따라 실제 증폭율과
|
|
|
7. 최대전력전달과 모터 제어
7-1. 멀티플렉서, 디멀티플렉서와 enable 단자 7. 최대전력전달과 모터 제어
7-1. 멀티플렉서, 디멀티플렉서와 enable 단자
|
|
|
5. n-Bit 이진 가산기
6. 인코더, 디코더와 7-Segment Display
측정값, pspice값 datasheet 5. n-Bit 이진 가산기
6. 인코더, 디코더와 7-Segment Display
|
|
|
8. RS Flip-Flop과 D Flip-Flop
9. JK Flip-Flop과 클락 생성 8. RS Flip-Flop과 D Flip-Flop
9. JK Flip-Flop과 클락 생성
|
|
|
전자기기가 그렇듯 마모가 되어 제대로 된 값이 도출되지 않았을 가능성이 있다.
8. 참고문헌
전자회로실험 P.69~83
데이터 시트 검색엔진 https://www.alldatasheet.co.kr/ 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
2-3 소자(부품) 소개
3. P
|
|
|
8
(mA)
0
0
0
0
0
0
0.1
0.2
0.4
0.5
0.8
3.6
6.5
9.6
15.8
22.2
※ 실험 결과를 바탕으로 표와 그래프를 그려본 결과, 1N4148과 1N4733 다이오드의 수치 모두 전압이 0.5V부터 천천히 올라가다가, 1~2V 시점부터 급격하게 증가됨을 알 수 있다.
7. 참고문헌
전자회로실
|
|
|
압은 입력임피던스가 커진 만큼 전압강하가 일어나 작아지게 된다. 실험 9, 10번을 보면 그것을 잘 알 수 있다.
결과 및 토의
⇒ 전반적으로 실험이 매끄럽게 잘 끝났다. 원래는 2N6004를 써야 했지만 예비레포트때 2SC1815를 사용하여 실험 때도 2SC
|
|
메뉴펼치기
