|
가산기)
4)http://blog.naver.com/tjrnsoehd21?Redirect=Log&logNo=50006917230(반가산기)
5)http://princess.kongju.ac.kr/ (공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의
|
|
|
기서 올림자리가 발생하면 C4 LED가 켜긴다.
결과 : 다음 표를 보면서 확인한다.
0 1111 00010 1110 00100 1101 0101
0 1011 01100 1010 01111 1010 0101
1 1011 01101 1100 01111 1110 0110
1 1111 1111
○결과 및 고찰
이번 실험에서는 가산기와 감산기에 대한 실험을 해 보았다.
|
|
|
기일)이 속하는 달의 다음다음 달 말일까지 추가신고납부하여야 하며, 이 경우 기한내 신고납부한 것으로 보며, 가산세는 징수하지 아니한다.
가짜 매입세금계산서 회계처리 사례
① 《이중매입금액 및 부가가치세 회수》 2013. 9. 30 대표이사
|
|
|
기 지급금액은 다음해 2월말일까지 지급명세서를 제출할 수 있으며, 지급명세서 미제출시 ‘지급명세서보고불성실가산세’(지급금액의 2%)가 부과된다.
[자료출처] 경영정보사 발간
예스24 [2013년 판 사례별회계처리 및 세무회계실무]
교보문
|
|
|
기호이다. 전감산기에 대한 실험을 통하여 이론으로 알고있던 사실을 증명 할 수 있었고, IC가 4개나 되는 바람에 긴장하고 실험에 임하였지만, 미리 공부를 해온 탔에 쉽게 실험을 마칠 수 있었다.
실험감상
가산기와 감산기 실험을 통하여
|
|
|
가산기가 2개가 있다는 것을 알 수 있다.
* 감산기
입력 데이터로 표시되는 수의 차를 출력 데이터로서 표현하는 기구. 감산기에 피감수, 감수 및 자리올림을 입력하면 차와 자리올림을 출력한다. 가산기와 반대의 기능을 하는 것이 감산기이
|
|
|
및 시스템실험
출판사 : 청문각
저자 : 대한전자공학회
초판발행 : 2002년 7월 20일 발행 1. Title
2. Name
3. Abstract
4. Background
(1) 반가산기(half adder)
(2) 전가산기(full adder)
5. Simulation
실험1 - Half Adder
실험2 - Full Adder
실험3 - 2 D
|
|
|
가산기와 감산기
[1] 7486 IC와 7408 IC 핀 배치도를 참조하여 아래 회로를 구성한다.
▌검토▐
▌시뮬레이션▐
[2] 7486, 7408, 7404 IC 핀 배치도를 참조하여 아래 회로를 구성한다.
▌검토▐
▌시뮬레이션▐
[3] 7486
|
|
|
가산기와 그의 보수를 이용한 4비트 2진 전감산기
IC 7483은 MSI 4비트 2진 전가산기이다.
다음 회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6의 Select 단자는 add 또는 subtract를 선택하는 단자임에
|
|
|
가산기와 감산기(Adder & Subtractor)을 통하여 Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인하는데 크게 어려움이 없었다. 사전에 실험 동영상 및 데이트시트 준비 등을 통해 실험이 매끄럽게 잘 진행될 수 있도록
|
|
메뉴펼치기
