|
게이트
- 그림 1-5와 같은 AND 게이트 회로 결선하라. 단 접지 0[V]는 “0”으로, +5[V]는 “1”로 표시하기로 한다.
그림1-5 AND 게이트 회로 결선
(2) OR 게이트
- 그림1-6과 같은 OR 게이트 회로 결선하라.
그림1-6 OR 게이트 회로 결선
(3) NOT 게이트
- 그
|
|
|
력으로 구성된다. 입력이 1이면 출력이 0이 되고, 반대로 입력이 0이면 출력이 1이 되며, 논리 역을 표시할 때에는 바 기로(-),또는 인용문 기호(‘)로 표시한다. 다음은 NOT 게이트의 기호 및 진리표를 나타낸 그림이다.
⑤ 실험 방법
1> BreadBoard
|
|
|
LED 4개
저항 : 330 9개, 1.0K 1개
4비트 DIP 스위치 1개
SPST(single-pole single-throw) 스위치 1개 (결선으로 대치 가능)
■ 심층 탐구 실험용 부품
1.0K 3개
■ 관련이론
실험 4에서는 두 가지의 중요한 게이트인 NAND와 NOR 게이트들에 대한 시험해 보고 모든 기
|
|
|
게이트키핑
온라인 상에서는 게이트키핑(gatekeeping) 기능이 오프라인보다 약하다. 독자들은 자신이 원하는 뉴스만 골라 읽을 수 있게 됐다. 디지털 기술(push)의 발달로 <마이뉴스> 또는 사용자 위주(readeroriented) 기능을 통해 관심분야만 읽
|
|
|
게이트를 먼저 통과하고 난 뒤에
OR게이트를 통과한다. 또한 최소 곱의 합 식으로 유도될 수 있음에 간단한 형태로
간략화한 회로도 역시 만들어지며 그 회로도에 임의의 값을 각각 집어넣었을 때도 역시
동일한 결과를 얻을 수 있었다.
따라
|
|
|
게이트
입력
출력
A
B
X
0V
0V
0V
0V
5V
5V
5V
0V
5V
5V
5V
0V
XOR 게이트 진리표
XOR 게이트 진리표
XOR 게이트는 OR 게이트와 출력이 반대되는 게이트로써, 이번 회로는 3개의 XOR 게이트를 연결하여 구성하였다.
입력이 모두 5V일 때, 출력은 0V를 나타냈고,
|
|
|
게이트
입력
출력
A
B
X
0V
0V
0V
0V
5V
5V
5V
0V
5V
5V
5V
0V
XOR 게이트 진리표
XOR 게이트 진리표
XOR 게이트는 OR 게이트와 출력이 반대되는 게이트로써, 이번 회로는 3개의 XOR 게이트를 연결하여 구성하였다.
입력이 모두 5V일 때, 출력은 0V를 나타냈고,
|
|
|
게이트의 회로를 구성하고 0V와 5V의 값을 가진 1kHz 구형파를 Vi에 연결한다. 입력전압 Vi와 출력전압 Vo를 각각 Ch1과 Ch2에 연결하고 DC coulping mode에서 파형을 관측하여 기록하라.
- 인버터 게이트의 입출력 전압 파형을 측정하기 위해 <사진 1>
|
|
|
식 (2) 정리를 정리하면,
이와 같이 식 (2)와 식 (1) 동일함으로 성립한다.
식(3) 정리를 정리하면,
이와 같이 식 (3)와 식 (1) 동일함으로 성립한다.
식(2)와 식(3)이 식(1)과 성립함으로 식(1) = 식(2) = 식(3)이 성립한다.
(3) 3 입력 AND 게이트 또는 OR 게
|
|
|
게이트 증폭기 1조 A615008 곽해성
실험 목적
N채널 2전원 바이어스된 공통 게이트 JFET 증폭기의 직류 및 교류특성을 조사한다.
A715037 김세용
▣ 결과 값 및 종합 검토/논의
검토사항
① 공통 게이트 회로의 입력 임피이던스가 상당히 낮은 이
|
|
메뉴펼치기
