|
공통이기 때문에 이 회로는 공통 컬렉터 또는 컬렉터접지라고 불리운다.
2.이미터 공통회로에서 VCE - IC 출력특성
먼저 그림 [이미터 접지 회로]의 를 조절해 =0[A]에 놓고 다시 를 조절해 를 0[V]에서부터 점차 증가시켜 가며 를 측정 한다. 다음
|
|
|
이미터 DC 바이어스
(2) 실험 2 - 공통 이미터 AC 전압이득
2. Ch18 실험 결과 데이터
(1) 실험 1 - 공통 베이스 DC 바이어스
(2) 실험 2 - 공통 베이스 AC 전압이득
(3) 실험 3 - 이미터 폴로우 DC 바이어스
(4) 실험 4 - 이미터 폴로우 교류 전압이
|
|
|
15-3
출 력
Vin
Vout
위상편이
이득(측정값)
이득(기대값)
%오차
OA
0.5vpp
0.495
180°
0.99
0.993
-0.3%
OB
0.5vpp
0.495
0°
0.99
0.993
-0.3%
▶동일한부하에 대해서 서로 180°의 위상차를 갖지만 두동일한 출력신호를 발생한다. ○ 실험 목적
○ 회로도
|
|
|
회로에서 두 개의 출력신호간 위상차는?
(a) 0° (b) 45°
(c) 90° (d) 180°
⇒ OA(공통 이미터 증폭기)의 출력파형은 입력신호와 180˚의 위상차를 가지고 나타내어 졌다. 하지만 OB(공통 컬렉터 증폭기)의 출력파형은 입력신호와 0˚의 위상차를 가지고
|
|
|
이미터가 공통 단자인 증폭기이고, 높은 전압 이득을 얻을 수 있다는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 이미터 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구하고, 이를 실험
|
|
|
회로에서 이미터 바이패스 캐패시터를 제거하면 전압이득은?
(a) 증가한다. (b) 감소한다. (c) 변하지 않고 그대로이다.
⇒ Av=[Ic×(RC||RL)]/[ie×(r\'e+RE1)]=(RC||RL)/(r\'e+RE1)
=(3.9kΩ||3.9kΩ)/(17.397Ω+0.15kΩ)=11.649의 원래 전압이득에서 Bypass capacitor를 제거한
|
|
|
공통 컬렉터 증폭기의 특성은 출력전압과 입력전압 사이에 위상차가 0이고, 전압이득은 1보다 작으며, 출력신호는 이미터단자에서 얻게 된다. 또한 입력임피던스는 높고 출력임피던스는 낮아 회로에서 버퍼의 응용으로 사용되게 된다(위 모
|
|
|
500Ω (b) 750Ω (c) 1㏀ (d) 10㏀
⇒ 교류부하선의 중간에 동작점을 위치시키기 위해서는 rc=RC||RL의 공식과 rc=VCEQ/ICQ의 공식을 조합해서 구할 수 있었고 그 결과 rc=490.84Ω이 나왔으며, 490.84Ω=1kΩ||RL로 바꿔 써서 구해보면 RL=964.02Ω가 나오게 되므로
|
|
|
무엇을 기준으로 해야할지 더 알아야겠다고 생각했다. 이번 프로젝트에서는 내 임의대로 가정하고 한게 많아서 제대로 계산을 한건지 나도 의심스럽다. 다음학기 전자회로2에서 정확한 설계방법을 배워서 꼭 한번 다시 해보고 싶다.
|
|
|
공통이미터회로에서의 차단상태는
I_C = I_CEO
에 의하여 결정된다. 다시 말해서 출력파형이 찌그러지지 않으려면
I_B = 0㎂
이하의 영역은 피하여야 한다.
[ 그림 3
I_CEO
와 관련된 회로조건 ]
2) 베타(β)
직류모드에서
I_C
와
I_B
의 크기는 다음
|
|
메뉴펼치기
