|
트랜지스터
2) JFET의 출력 특성 곡선 (게이트 전압에 따른 드레인 전류와 드레인 소스 전압의 특성)에 포화 영역, 차단 영역, 옴 영역의 구분.
3) JFET의 소신호 등가 모델(FET와 BJT의 차이점)을 알아보고, R1과 R2 값을 결정한다.
4. 실험 결과
|
|
|
회로공부를 할 때 R-L-C회로에 대해서 자주 보았는데, 이번 기회를 통해 확실히 서로의 상호 관계와 전압, 전류의 흐름에 대해서 이해할 수 있는 소중한 실험이 되었다. 앞으로 회로를 분석하고 공부하는데 기초가 되는 중요한 지식과 경험을
|
|
|
결과적으로 만족할 만한 실습이 되었다고 생각한다.
(4) 무엇을 느꼈는가? 이 설계실습을 통하여 무엇을 배웠는가?
이번 설계실습을 통해 기초논리회로 시간에 배웠던 래치와 플립플롭의 동작을 직접 확인해 볼 수 있었다. 래치의 경우 클록
|
|
|
실험을 통해 확인했다. 다만 첫 실험에서는 전위차가 0이 아닌 결과가 나왔다. 하지만 공기 중에 노출만 되어있어도 점차 중성으로 돌아가는 걸 감안하면 큰 차이는 아니라고 판단했다.
[2] 전하 분포 - ‘유도에 의한 대전 2 - 한 개의 금속구
|
|
|
구해 보지 못해 내가 구한 과정이 맞는지 의문이 들었다. 예비보고서
1. 실험의 목적
2. 실험을 위한 기초 이론
3. 실험방법
4. P-spice 시뮬레이션
결과보고서
1. 실험의 목적
2. 실험용 기기 및 부품
3. 실험 결과
4. 고찰 및 토의
|
|
|
크게 나타난다. 1. 실험 목적
2. 실험 준비물
3. 기초이론
(1) 전자유도
(2) 자체 인덕턴스
(3) 상호 인덕턴스
(4) 자체 인덕턴스와 상호 인덕턴스와의 관계
4. 실험 진행 및 결과
5. 예비보고서
6. 실험 결과 및 분석
|
|
|
논리 회로가 된다.
AND출력을 OR게이트 B입력에 넣으면 A+AB=X의 연산을 하는 논리게이트가 구성이 된다.
①B=0일때는 A+0=A의 출력이 나타났으며
②B=1일때는 A+A=1(부울대수 기본법칙 6번에 따라) 나타나야 정상이었다. 반면 우리의 실험결과는 A펄
|
|
|
수 있었으나 분명 더 복잡한 회로를 다루게 된다면 이번 실험같이 주먹구구식으로 해결하지 않고 더 깔끔하고 교수님께서 원하시는 방향으로 회로를 vhdl로 구현할 수 있어야 한다는 점을 배웠다. 1. 개요
2. 디자인
3. 결론
4. 느낀점
|
|
|
NAND 게이트를 사용하여 실험 순서 2에서 구한 표현식으로부터 무효 코드 검출기를 구현하는 회로를 그려라. 논리 회로 간소화
- 실험목표
- 사용부품
- 이론요약
- 실험순서
- 추가조사
- 보고서 ( 데이터 및 관찰 내용, 결과및 결론 )
|
|
|
해주셨지만, 무슨 말인지 이해하지 못했었다. 하지만 이번 실험을 통해 기본적으로 사용되는 실험 기구들, 트랜지스터 방향, 접지를 연결하는 곳, 디지털 논리소자에 대한 이해 등 많은 것을 배우게 되는 실험이었다. 1. 실험 결과
2. 고찰
|
|
메뉴펼치기
