|
기초전자회로실험 (인터비젼) 교재 외
Micro electronic Circuits SedraSmith (OXFORD), NAVER
(4) PSPICE를 이용한 시뮬레이션
실험 10. BJT의 이미터 바이어스 및 콜렉터 궤환 바이어스
(1) 결정
(2) 이미터 바이어스회로
(3) 콜렉터 궤환회로(=0)
(4) 콜렉터 궤환회
|
- 페이지 11페이지
- 가격 8,400원
- 등록일 2015.05.10
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험자의 의지임을 다시 한번 알게 되었다.
참고문헌
- CMOS 아날로그 / 혼성모드 집적시스템 설계 (상, 하)
,이승훈 외 3명
- A/D 컨버터, 김재현, 1991년
- 전자회로실험, 이행세 외 1명, 2003년
- 디지털 전자회로, 유관식, 2001년
- OP-Amp 회로 실험, 강
|
- 페이지 25페이지
- 가격 2,000원
- 등록일 2003.12.15
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
등가회로를 완성한다.
- 테브난의 등가회로를 구성할 때, RTH의 정확한 값을 구성하지 못할 것이므로, 주어진 저항들고 최대한 비슷한 값으로 구성하도록 노력한다.
6. 참고문헌
- 기초전자실험 with PSpice
P.115~127 1. 실험 목표
2. 관련이론
|
- 페이지 8페이지
- 가격 3,000원
- 등록일 2022.04.18
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
1/2 진폭의 평균값에 도달하게 될 것이다.
5.Simulation
<미분회로>
<적분회로>
6.Experimental Results
1.실험1
A.Data
전원전압 : 5V 주파수 : 2㎑
RL 미분회로
(a)
L
470
R1
R2
R3
791 Ω
3855 Ω
9978 Ω
시 정 수()
전원전압 : 5V 주파수 : 1㎐
RC 미분회로
(b)
C
|
- 페이지 16페이지
- 가격 2,800원
- 등록일 2012.08.01
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
등가회로의 전개
(a) C2와 Rin(emitter)로 구성된 바이패스 RC 회로.
(b) Tr의 베이스에서 Vin쪽으로 테브난의 정리 적용.
(c) 등가저항 Rth와 등가 입력전압원 Vth(1)으로 대체.
(d) C2에서 바라본 전체저항 =
(e) 다시 테브난의 정리 적용 → 등가 RC 회로.
|
- 페이지 22페이지
- 가격 1,800원
- 등록일 2022.04.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|