|
회로로 동작함을 의미한다. 1.실험 진행 및 결과
1. 이 론
(1) 시정수(시상수)
(2) 고주파 통과 필터 및 저주파 통과 필터
(3) 미분 회로와 적분 회로
(4) 구형파(square wave)가 RC 회로에 입력된 경우
(5) 과도응답과 정상상태 응답
3. 확
|
|
|
Introduction
1)실험의 목적
PSPICE의 Schematics editor와 PROBE기능을 이용하여 전기회로의 과도응답을 해석한다.
2)실험도구
PC, PSPICE Software (Student Edition)
3)실험내용
1.회로(a) 의 해석
i.회로를 그린다.
ii.Switch 의 환경을 조정한다.
tClose : Simulation
|
|
|
실험 3.1의 FG의 사각파 그대로 이용)
↑그림7 저항의 양단에 CH1 단자를 달았을 때의 예상파형
※연결도(참고)
↑그림8 저항의 양단에 CH1 단자를 달았을 때의 예상파형
3.6 위에서 계산한 τ가 주기인 사각파를 RL회로에 인가했을 때 예상되는 저
|
|
|
RL직렬회로를 설계하여 시정수를 측정하였다. 인덕터의 내부저항을 고려하지 않았을 때, 계산치는 R=0.994kΩ, L=10.1mH을 사용하여 τ=10.16us로 계산되었고, 실험치는 τ=8.4us로 측정되어서, 오차는 20.95%로 매우 높게 계산되었다. 반면, 인덕터 내부저
|
|
|
실험 결과를 얻을 수 없기 때문이다.
5. 결론
공진주파수는 식 을 실험을 통해 확인하였다. 또한 공진주파수보다 주파수가 크거나 작아지면 저항에 걸리는 전압은 감소함을 실험을 통해 확인하였다.
6. 참고문헌
기초회로실험 zbar외 1 실험
|
|
|
회로를 구성해야지만 보다 정확한 실험 결과값을 얻을 수 있었다.
- 나. 병렬 RLC 공진 회로의 주파수 응답
두 번째 과 를 사용한 실험에서 전압의 값이 1.5V정도로 계속 크게 나왔다. 저항이 1K옴으로 매우 크므로 작은 전압이 측정되어야 했다.
|
|
|
회로파형 (b) C = 0.001uF 일때 미분회로파형
즉 시상수가 작아짐에 따라 좀더 확실한 미분회로의 특성 곡선을 볼 수 있었다.
그러므로 시상수 조절을 위해 RC, RL 회로의 경우 두 경우의 각각 소자 간의 비율을 적절히 조절하여 시상수를 낮추거나
|
|
|
실험들을 통하여 다음과 같은 사실들을 알 수 있다.
- 부하 전압은 부하저항이 클수록 높은 전압을 얻을 수 있다.
- 최대전력은 Rs와 Rl의 값이 서로 같을 때 최대 전력을 얻을 수 있다. Ⅰ. 실험목적
Ⅱ. 테브난 등가회로 실험
(1) PSpice
|
|
|
|
실험 목적 및 동기
▶ RC 및 RL filter를 설계하고 주파수응답을 실험으로 확인한다. 7장, 8장 실험에서 공부한 인덕터와 커패시터의 성질을 이용하여 LPF와 HPF를 설계 해 볼 수 있을 것이다.
Ⅱ. 설계실습내용 및 분석
4.1 FG의 출력을 0.5V의
|
|
|
실험 2 시간 응답
실험 회로 사진
상승시간 측정
하강시간 측정
시정수 측정
상승시간
하강시간
시정수
36.60
39.20
16.80
검토 및 토의사항
저항 값과 커패시터 용량을 이용하여 상승시간과 하강시간을 예측하여 계산한 값은 약 32.94 이였는데 실
|
|
메뉴펼치기
