|
을 증명한다.
DISCUSSION
·TTL은 5Vdc와 공급 전압으로 ground를 사용한다.
·CMOS 공급 전압은 5, 10, 15Vdc이다.
·CMOS 입력, 출력 level은 공급 전압사이이다. (VDD와 VSS)
·VIL과 VIH 사이 전압에서 gate output은 state로 변한다.
·TTL level은 VIL = 0.8Vdc와 VIH = 2.0Vdc이
|
|
|
gate의 연산 결정
DISCUSSION
OR gate의 출력은 어떤 입력이 high일 때 high이다.
NOR gate의 출력은 어떤 입력이 high일 때 low이다.
high input은 OR 또는 NOR gate에서 불가능할 것이다.
low input은 OR 또는 NOR gate에서 가능할 것이다.
OR/NOR gate 출력은 서로 보완적
|
|
|
은 25KHz이다.
. JK flip-flop에서 J와 K input은 항상 보수이다.
. D-type flip-flop으로서 JK flip-flop을 형성하기 위해 J input은 반대로 되고 K input에 연결된다.
. JK flip-flop이 D-type flip-flop으로 형성될 때 Q output은 J input의 logic state와 같다. Q-not output은 J의 반
|
|
|
data의 제어를 설명하라.
DISCUSSION
·컴퓨터 데이터 변환은 동적으로 일어난다.
·CS 제어신호는 address decoder를 통해 CPU에 의해서 시작된다.
·CPU는 R/W 신호를 사용하는 변환의 방향을 선택한다.
·CPU는 데이터가 안정적으로 될 때까지 기다린다.
·
|
|
|
논리 회로 설계에 대해 알아보는 것이다.
처음 프로젝트를 시작할 때 HBE - COMBO 장비와 VHDL이라는 언어 사용이 처음이라서 많이 힘들고 어려웠다. 특히 장비 부족으로 실험실에서 직접 장비를 돌려가며 코드를 분석하고 확인 하지 못해 실험과
|
|
|
EXPERIMENT 1 Basic Gates
1. 실험 목적
⑴ AND, OR, NOT, NAND, NOR, XOR 게이트를 이용하여 각각의 입력 값을 넣었을 때, 출력되는 값이 어떻게 달라지는지 실습한다.
⑵ AND, OR, NOT 게이트를 서로 범용하여 연결하면 어떤 결과가 얻어지는지 실험을 통하여
|
|
|
실험준비물
(2) 전원공급기(GW GPC-3020A) 1대
(3) 오실로스코프
(4) 브레드보드 준비물
SN7404
SN7420
SN74151, SN74153
실험
(1) <그림 9.2>와 같이 회로를 연결하고 진리표를 작성하라.
(2) <그림 9.3>와 같이 회로를 연결하고 진리표를 작성하라.(pin 1,
|
|
|
실험준비물
(2) 전원공급기(GW GPC-3020A) 1대
(3) 오실로스코프
(4) 브레드보드 준비물
SN7404
SN7420
SN74151, SN74153
실험
(1) <그림 9.2>와 같이 회로를 연결하고 진리표를 작성하라.
(2) <그림 9.3>와 같이 회로를 연결하고 진리표를 작성하라.(pin 1,
|
|
|
의 드레인 포화전류는 라고 표시하며, , ,의 사이에서
의 관계가 성립된다. FET의 3정수인 증폭정수 μ, 드레인저항 , 상호컨덕턴스 은 다음과 같이 정의 된다.
Common Source의 경우에 대해서만 실험하며 CS에 대한 회로를 보면
<그림1. 소스공통 FE
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
연산 증폭기 및 선형 연산
증폭기 회로
실험 일자
2020년 11 월 25 일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
연산증폭기
연산 증폭기(op-amp, Operational amplifier)는 한 개의
|
|
메뉴펼치기
