|
tor gate는 pull-up 회로가 필요하다.
.low state에서 gate의 output은 약해진 전류이다.
.둘 또는 그 이상의 서로 연결된 output이 있는 open collector gate는 OR-TIE operation을 수행한다.
.OR-TIE 연결은 open collector gate의 사용이 요구된다.
Exercise 4-2 Transfer Characterist
|
|
|
양쪽에 놓이면 Q와 Q-not은 high이다.
.SET와 RESET 입력에 low가 걸리면 RS flip-flop회로에서는 보수의 출력을 유발 하는 것을 금지한다.
EXERCISE 5-2 D-Type Flip-Flop
EXERCISE OBJECTIVE
D-type flip-flop의 특징을 밝힌다.
DISCUSSION
.대표적인 D-type flip-flop기호는 다음
|
|
|
회로를 개폐하는 역할
3-상태 버스 버퍼
- 3-상태(Tri-State) 버퍼
. 3가지의 상태
. 0의 상태, 1의상태, 고저항 상태(high-impedance state)
;* 고저항 상태: 개회로와 같은 상태로서 출력이 차단되는 상태
- 3-상태 버퍼 게이트에 대한 그림 기호
. 제어입
|
|
|
실험의 가장 큰 특징이었다. std_logic_vector구문으로 여러비트 신호를 선언 할 수 있는데 0 to 3이나 3 downto 0의 두가지 방법으로 4비트를 지정 해 줄 수 있었다. downto를 일반적으로 더 자주 사용한다는 조교님의 설명에 따라 3 downto 0를 이용해 신호
|
|
|
실험1. 부울대수와 논리식의 간소화
실험2. DeMorgan's Theorem
실험3. CMOS 와 TTL NAND/NOR 게이트 정의와 동작
실험4. Exclusive-OR와 응용
실험5. Integrated-Circuit Timers
실험6. Bistable or flip-flop
실험7. Altera MAX_PLUS program 및 FPGA 사용설명 NAND/NOR 게이트를 이
|
|
|
실험에서는 드모르간의 정리를 이용하여 OR게이트를 NAND게이트로 대체시켜 회로를 구성해보는것이 첫 번째 문제해결의 요인이 었다. 드모르간 정리를 모른다면 회로를 구성할 수가 없는 실험이었다. 대신 드모르간정리를 이용하면 논리게이
|
|
|
실험 회로 5
- 74LS08 AND gate와 74LS04 NOT gate로 구성된 NAND와 74LS00 NAND gate와 비교하여 실험하라
☞ 74LS08에서 AND되어 나온 출력을 다시 74LS04에서 NOT을하여 출력하여 NAND의 효과를 내는 회로이다.
☞ 입력이 (1,0)일때는 1이 (1,1)일때는 0이 나왔다. 이
|
|
|
실험은 대부분 만족스러웠지만 브레드보드에 회로를 구성할 때 배선이나 선 색에 따른 시각적 모습 등 바쁜 마음에 완성도가 아직 많이 부족해서 더 노력해야할 것 같다. 디지털 공학 실험
8장 순차논리회로 설계 및 구현(2)
결 과 보 고
|
|
|
논리 수준을 논리 분석기나 논리 스코프에 필요한 장비 없이 바로 읽어낼 수 있도록 고안된 논리 시험 기구이다.
3) 브레드 보드(또는 디지털 실험 장치)
속칭 빵판 또는 빵틀로 전자회로의 시제품을 만드는 데 사용하고 재사용할 수 있는 무땜
|
|
|
신호
선택된 출력 회선
S1
S2
D0
D1
D2
D3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
1X4 디멀티플렉서에서 선택 신호는 네 개의 조합을 만들어야 하므로, 두 개의 선택 신호가 필요하다.
그림 3-601X4 디멀티플렉서 회로도 1. 목적
2. 기본 이론
|
|
메뉴펼치기
