|
low 모두 내부 소자에 의해 스위칭이 가능함으로 속도가 매우 빠르고, 전력소모가 적다는 장점과 open collector+pull up 방식은 저항이 커짐에 따라 소비전력은 작으면서 속도가 느려지고, 반대로 저항이 작아지면 속도는 빨라지지만 소비전력이 많
|
- 페이지 3페이지
- 가격 2,300원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
C 7408)
특징
AND gate 4개
AND gate 진리표
A
1
1
1
1
0
0
0
0
B
1
1
0
0
1
1
0
0
C
1
0
1
0
1
0
1
0
L1
1
1
0
0
0
0
0
0
L2
1
0
0
0
0
0
0
0
결과
결과 : AND gate는 입력값 중 거짓이 있으면 결과값이 거짓이다.
5. IC NOT gate (TTL IC 7404)
특징
NOT gate 4개
NOT gate 진리표
A
1
0
B
0
1
Inv B
1
0
|
- 페이지 6페이지
- 가격 1,800원
- 등록일 2014.04.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리회로와 2단논리회로
1. NAND 게이트와 NOR 게이트
2. 범용 게이트로서의 NAND/NOR 게이트
3. TTL NAND 게이트와 NOR 게이트
4. 2단계 논리회로의 NAND/NOR 게이트 구현
Ⅷ. 논리회로와 조합논리회로
1. BINARY LOGIC AND GATES
1) Binary Logic
2) Logic Gates
2.
|
- 페이지 18페이지
- 가격 9,000원
- 등록일 2013.07.12
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
실험전 시뮬레이션 결과물과 실험 결과는 일치하였고, 이론적 지식을 실제 실험을 통해 증명할 수 있었다.
실험결과, 예비보고서와 사전 시뮬레이션을 통해 얻은 결과와 비교하여 보았을 때 가산기와 감산기(Adder & Subtractor)을 통하여 Logic gates
|
- 페이지 4페이지
- 가격 3,300원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리레벨
전압,전류
입출력 레벨
전압의 조건
전류의 조건
입력 레벨
H
2/3[Vdd]이상
없음
L
1/3[Vdd]이상
없음
출력 레벨
H
2/3[Vdd]이상
유출:최소0.16-1.2[mA]
L
1/3[Vdd]이상
흡입:0.44-3[mA]
<표1> 논리회로의 종류와 표기 및 연산 진리표
2. 실험 기자재
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2005.04.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험회로
4. 실험 기기
구 분
명 칭
비 고
실험 및 계측장비
논리회로실험장치(logic lab unit)
오실로스코프
20[MHz]이상,
2채널용
멀티미터
브레드보드
실험장치가
없을 경우 :
LED, 토글 스위치 필요
직류전원 공급장치
브레드보드 사용시 필요
소
|
- 페이지 10페이지
- 가격 2,000원
- 등록일 2015.02.06
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
실험을 통해 알아보았고, 앞으로 논리회로를 이용한 회로를 구성하는데 필수적인 기본 지식을 다지는 계기가 되었다.
4. 예비레포트의 가상 결선도
그림 1
그림 2
그림 3 ⒜
그림 3 ⒝
그림 4
그림 4⒝
그림 4⒞ 1. 실험 의의
2. 실험 수행 과
|
- 페이지 15페이지
- 가격 3,000원
- 등록일 2011.09.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리를 수행하는 기능으로 사용할 수 있게 한다.
TTL의 2입력 NAND 게이트를 결선하면 와이어드 AND가 되지 않는다. 토템 폴(totem-pole) TR는 포화되었을 때에 이미터 플로어(emitter follo -wer)로 동작하여 출력을 높은 전압으로 끌어올리므로 스위칭 속
|
- 페이지 6페이지
- 가격 9,660원
- 등록일 2013.12.15
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로도 및 결과
JK Flip-Flop 실험
실험1) 다음 회로도를 구성하고, 표를 완성하시오.
실험1 회로도
실험1 시뮬레이션
실험2) 다음 회로도를 구성하고, 표를 완성하시오.
실험2 회로도
실험2 시뮬레이션
실험3) 다음 회로도를 구성하고, 표를 완성
|
- 페이지 14페이지
- 가격 3,000원
- 등록일 2023.09.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험 과정 및 결과를 통해 부울대수(Boolean Algebra)와 드모르간의 법칙(De Morgan’s laws) 이론을 살펴 볼 수 있었는데, 디지털 회로의 설계와 해석을 용이한 부울대수를 사용하면, 변수 사이의 진리표 관계를 대수형식으로 표시와 논리도의 입출력
|
- 페이지 5페이지
- 가격 3,300원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|