|
대수 처리 기능)
⑨ 조건 점프의 판단 기능
(3) 본 장의 이론에서 설명된 것과 달리 산술연산회로를 구현할 수 있다. 다른 형태의 산술
연산회로를 설계하라.
(2) 실 험
1) 산술연산회로를 결선하라.
2) 표 1의 결과가 나오는지 확인하라.
3) 논리
|
|
|
컴퓨터의 조립
[1] 개인용 컴퓨터의 조립 과정
(1) 제 1단계 : 케이스의 분해 및 전원 장치 설치
(2) 제 2단계 : 마더 보드에 중앙 처리 장치의 설치
(3) 제 3단계 : 마더 보드의 RAM 슬롯에 RAM 카드를 삽입
(4) 제 4단계 : 마더 보드를 케이스에 장착
|
|
|
논리 게이트의 핀 배치도
■ 조합회로
디지털 논리회로에는 조합회로(Combinational circuit)와 순차회로(sequential circuit)가 있다. 조합회로는 게이트들을 조합하여 만든 논리회로로서 입력에 따라 출력이 결정되며, 이 때 그 출력은 그 전 입력의 영
|
|
|
회로를 정확하게 구성하고 실험했다면, 그 진리표는 표 8-2와 같다.
입력이 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001일 경우
·입력이 1010, 1011, 1100, 1101, 1110, 1111일 경우 7. 대수논리와 드모르간 정리, 간소화
∎ 실험목적
∎ 실
|
|
|
회로를 결선하고 A, B, C 입력변화에 따라 출력 X, Y를 측정하라.
(c)
(c)
(4) 부울 대수의 정리
- 그림2-4(d)와 (d)의 두 회로를 결선하고 A, B, C 입력변화에 따라 출력 X, Y를 측정하라.
(d)
(d)
(5) 부울 대수의 정리
- 그림2-5(e)와 (e)의 두 논리회로를 결선
|
|
|
= A' + B' 1.논리 게이트
▲ AND 게이트 (곱)
▲ OR 게이트 (합)
▲ NOT게이트 (부정)
▲ NAND 게이트
▲ NOR 게이트
▲ XOR 게이트와 XNOR 게이트
▲결선형 AND와 OR
2.부울 대우의 기본 정리와 성질
<부울 대수의 기본 관계식>
+표 들어 있음.
|
|
|
논리와 설계, 유황빈 (정익사) 140-147page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 11-45page 논리작용의 기초
1. 목적
2. 참고 사항
3. 참고 자료
부울 대수와 논리시의 간략화
1. 목적
2. 참고 사항
3. 참고 자료
|
|
|
논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다.
4. 참고 자료
-VHDL을 활용한 디지털 회로 설계 (한울출판사)
-네이버 백과사전 1. 개 요
2. 문 제
(1) 3*
|
|
|
논리합과 논리곱으로 출력하는 것을 각각 논리합회로(OR회로)·논리곱회로(AND회로)라고 한다. 논리곱회로의 출력을 부정회로에 입력하여 하나의 회로로 만든 것이 부정논리곱회로(NAND회로)이다. 논리합회로와 부정회로를 조합한 것은 부정논
|
|
|
②AㆍB = A+B
흡수 법칙
①A + AB = A ②A+(AㆍB) = A+B
③A + AB = A+B ④Aㆍ(A+B) = A
누승 법칙
A = A 각 진법의 표현
각 진법간의 수의 변환
수의 연산
불 대수
기본 논리 회로의 종류
컴퓨터의 반가산기 만들기
|
|
메뉴펼치기
