|
논리 변수는 그대로 둔다.
● consensus의 정리
AB + BC + A\'C + (A+A\')BC + A\'C
= (AB + ABC) + (A\'C + A\'BC)
= AB(1+C) + A\'C(1+B)
= AB + A\'C
- 한 변수(A)가 한 항(AB)에, 그 변수의 보수(A\')가 다른 항 (A\'C)에 표현되는
두 항이 있을 때 consensus항은 나머지 변수들의 곱
|
|
|
공학실험교재편찬회, 기계공학 응용실험 , 청문각, 2009.
Singiresu.S.Rao, 기계진동학(Mechanical Vibrations) 제 4판, PERASON, 2002. 1. 서론
1-1. 실험 목적
1-2. 이론적 배경
2. 본론
2-1 실험장치의 구성 및 방법
2-2 실험 결과
2-3 고찰
3. 결론
4. 참
|
|
|
논리값도 함께 기록하시오. 단 (b)의 3입력 OR 게이트를 포함하고 있는 IC칩이 없는 경우에는 2입력 OR 게이트 2개를 사용하여 등가회로를 구성하고 실험하시오.
4. 3의 실험 결과에 맞추어 타이밍도를 그리고 해석하시오.
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
|
|
|
논리 회로가 된다.
AND출력을 OR게이트 B입력에 넣으면 A+AB=X의 연산을 하는 논리게이트가 구성이 된다.
①B=0일때는 A+0=A의 출력이 나타났으며
②B=1일때는 A+A=1(부울대수 기본법칙 6번에 따라) 나타나야 정상이었다. 반면 우리의 실험결과는 A펄
|
|
|
내부저항 같이 엄청 미세한 영향은 배제하면
결과적으로 실험결과는 만족스럽게 잘 나왔다. 이것을 활용하여 다른 로직인 AND, OR, NAND등 여러가지를 구성하는 방법도 생각해 보면 좋을듯하다 1. 실험회로
2. 실험결과
3. 결론 및 토의
|
|
|
구성된다. 이 값들은 출력전압이 Vcc의 10%와 90%가 되는 시점을 기준으로 하고 프린트 아웃해서 실험에 참고한 자료의 그림을 보면 더 쉽게 이해가 가능하다.
Transition Time과 Prepagation Delay가 생기는 이유는 다음과 같다.
CMOS를 리모델링 하면 회로
|
|
|
실험(회로도)
가. 디코더 회로를 실험보드에 구성하고 디코더의 출력에 LED를 연결하여 디코더의 입력을 변화시키면서 디코더 출력을 조사하라.
나. Encoder의 입력에 Decoder의 출력을 연결하고 Encoder의 출력값을 확인하라.
다. 4-to-1 멀티플렉서와
|
|
|
실험 목표
<실험 1>
<실험 2>
사용 부품
<실험 1>
<실험 2>
관련이론
1. 불 대수(Boolean algebar)
2. 논리 게이트
3. 드 모르간의 정리
<드모르간의 제 1정리>
<드모르간의 제 2정리>
* 출처
실험 순서
<실험 1 - 논리 연산>
<실험 2 - OR 및 X
|
|
|
등가임을 증명하여라.
High
X
1· = 1 + = 0+A = A (그림7-7)
A+0 = A (그림 7-1) 실험7 부울 법칙과 드모르간의 정리
실험 목표
사용 부품
이론 요약
실험 7 보고서
실험 목표
데이터 및 관찰 내용
결과 및 결론
평가 및 복습 문제
|
|
|
이번 실험은 2장 일반 논리 게이트 응용 실험과 함께 진행 하였는데 앞 장의 결과 보고서에도 기술했듯이 처음에 브레드보드를 다루는 것과 회로를 구성하는 것이 익숙지 않아서 여러 개의 회로를 구성하고 빼고 했어야 해서 시간이 상당히
|
|
메뉴펼치기
