|
간 정리를 기억하는 쉬운 방법으로 “바를 쪼개고 기호를 바꾼다.”는 규칙의 사용을 좋아한다, 위 식에는 를 나타냈지만 생략되는 경우가 흔함을 기억하라,
이번 실험에서 구성하는 회로에서는 CMOS 논리를 사용한가, IC에 정전기로 인한 손
|
|
|
9.1 이론적 배경
- 계수 회로는 시간 펄스의 수를 세거나 제어장치에서 각종 회로의 동작을 제어하는ㄷ p에주용한 역할을 하는 회로이며 대표적인 순서 논리 회로 중의 하나
- 계수기는 입력 펄스에 의해 미리 정해진 순서대로 플립플롭 회로
|
|
|
정상이었다. 반면 우리의 실험결과는 A펄스HIGH+A반전펄스LOW=펄스HIGH(1)출력이 나타나 부울대수 기본법칙과 다른 결과값이 나타났다.
즉 우리의 실험을 잘못 부울법칙과 드모르간의정리
실험결과
결과및결론
고찰
평가 및 연습문제
|
|
|
회로는 조금 복잡하였다.
회로를 정상적으로 결선하였다고 생각하지만 출력값이 다르자 우리는 고장의 원인이 무엇인지 계속 찾아내느라고 회로결선을 확인해보았고 결국엔 다시 결선을 하여 결과를 얻어내었기에 꽤 시간을 잡아먹은 실험
|
|
|
회로도 (i)를 구성하고 J, K를 표 7과 같이 변화시키면서 CLK 신호를 가해 Q와 의 논리상태를 측정하여 표 7(a)에 기록한다.
(11) 회로도 (i)대신 7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 1.실험제목
2.목적
3.이론
(1)
|
|
|
실험에 사용한 7447A 디코더는 BCD로부터 십진수로 디코딩(decoding)용으로 설계되었다. 하지만 회로를 약간 수정하면 2진수에서 8진수로의 디코딩에 사용될 수도 있다. 4비트 2진수로 나타낼 수 있는 최대 수는 8빈수로 17이며, 이를 표시하기 위해
|
|
|
회로도이다. (A3A2A1A0+B3B2B1B0→C4S3S2S1S0)
4비트 가산기
자리올림수 예측 가산기
덧셈은 정보처리의 기본중에 기본이기 때문에 고속 정보처리를 위해서 우선 가산기 동작의 고속화가 요구된다. 논리회로의 동작속도는 입력에서 출력까지 사이에
|
|
|
디지털공학개론) 강의안 자료
2) (IT용어사전, 한국정보통신기술협회)집적도 [degree of integration, 集積度] 3) [메카솔루션공식홈페이지] http://Mechasolution.com.반도체집적회로
4) 김익수. 디지탈 논리회로. 서울: 집문당, 1996.
5) 한국정보통신기술협회
|
|
|
회로이론
이대식 | 홍릉과학 | 2009
3. (PSpice를 이용한) 회로 시뮬레이션 : OrCAD PSpice 사용
조준익 | 기한재 | 2006
4. MATLAB 기반) 디지털 신호와 시스템 실험
나상신 | 브레인코리아 | 2006
5. (OP-AMP 실험) 디지털공학실험
이정일 | 동일 | 2009 1. 과
|
|
|
디지털공학실험
출판사 : 복두출판사
저자 : 구성모
초판발행 : 1997년 2월 25일 발행
서명 : 디지털회로 및 시스템실험
출판사 : 청문각
저자 : 대한전자공학회
초판발행 : 2002년 7월 20일 발행
서명 : Logic and computer design fundamentals
출판사 : PEARSON
|
|
메뉴펼치기
