|
디지털 신호를 처리할 때 펄스신호의 상태가 굴곡이 지면 회로의 오작동을 초래할 수 있기 때문에 7404 보다는 7414 소자가 디지털 회로 구성에 훨씬 적합하다고 할 수 있다.
(4) Maxplus(혹은 PSpice)를 이용하여 다음 그림 3.2.10의 회로를 시뮬레이션
|
|
|
회로보다Gate-Array나 Standard Cell 등으로 옮긴 회로가 전체 크기도 작아지고 속도도 더 빨라지기 때문이다. 그 이유로는 FPGA의 경우 MUX를 1 Gate로 크기가 저장되며 일반 논리 소자는 이MUX의 변형에 의해 그 크기가 좌우된다. 반면에 Gate-Array의 경우
|
|
|
회로로 구성하는 것이다.
<System-on-Chip 의 기본개념>
2. SoC(system-on-chip) Trend
삼성전자 내 SoC 연구소 어수관 전무는 “SoC 기술은 1990년대 후반 세계적으로 반도체 산업의 경쟁이 심화되면서 미 실리콘밸리에서 등장했다”고 말했다. 예전
|
|
|
실험 제목
학번
이름
실험 날짜
회로의 주파수 응답과 필터
목 적
⑴ 회로의 주파수 응답
⑵ 저역통과 필터의 주파수 특성 이해
⑶ 고역통과 필터의 주파수 특성 이해
⑷ 대역통과 필터의 주파수 특성 이해
⑸ 대역저지 필터의 주파수 특성
|
|
|
로써 고역통과 필터의 주파수 특성을 확인할 수 있다.
실험 (2) 피스파이스 회로와 결과 그래프
실험(2) =5.04[], =3.52[], =39[]
파형의 주기=26.4
파형 시작부터 파형의 시작=22.4
이론값
실험값
진폭
: 5 [V] , : 3. 53 [V]
: 5. 04[V] , : 3.52 [V]
위상
주기=26.4
|
|
|
1. 래치
디지털 회로는 조합회로와 순차회로로 나뉜다.
디지털회로는 입력과 출력을 결정하는 회로 기억능력이 없는 반면
순차회로는 현재의 입력 뿐 만 아니라 회로 내부에 기억된 상태값에 따라 출력 값이 결정.
일반적으로 가장 많
|
|
|
디지털 회로 설계 이태원 임인칠 공저.
2. 디지틀 설계 주식회사 캘라 John. F Wakerly . 신재호 김도현.
3. Didital Logic Application And Design, Yarbrough ○ 10진-BCD 인코더
○ 10진수를 BCD코드로 바꾸는 이유
○ 74147 (10진-BCD 부호 변환기)
○ 코드의 종류
|
|
|
불 대수에 의한 논리식의 간소화
논리 회로를 구성하는 게이트의 수와 게이트의 입력을 나타내는 변수의 수를 줄이는 것
논리 회로를 논리식으로 표현한 뒤에 불 대수의 기본 규칙을 이용 간소화 한다
예) 불 대수의 간소화 예 &nb
|
|
|
회로에 대해 알게 된 것에 만족한다. 실제 전압을 증폭시킬 때 위의 방법을 이용하면 손쉽게 할 수 있다는 것을 알게 된 시간이었다. 1. 목적
2. 실험 준비물
3. 실험 이론
• 반전 회로
• 비반전 회로
• 가감산회로
̶
|
|
|
논리 블록 (configurable logic blocks) 어레이와 라우팅 채널로 구성된다. 다중 I/O 패드는 한행의 높이나 한열의 너비에 적합할지도 모른다. 일반적으로 모든 라우팅 채널은 동일한 (전선수) 폭을 가지고 있다.
응용회로는 적합한 자원을 가지는 FPGA
|
|
메뉴펼치기
