|
기초전자회로실험 - Sequential logic design using Verilog(순서논리) 결과레포트
목차
1.실험제목
2.실험결과
3.고찰
1.실험제목
순서논리 회로 설계는 디지털 시스템에서 중요한 부분을 차지하며, 다양한 응용 프로그램에서 필수적인 역
|
|
|
'n' 개의 선택선이 주어지면 최대 2^n 개의 출력선으로 신호를 분배할 수 있다. 이러한 구조는 여러 가지 응용 프로그램에서 사용되며, 특히 데이터 라우팅 1. 제목
2. 실습 목적
3. 실습 내용
4. 논리식과 Schematic 설계
5. Verilog, VHLD설계
|
|
|
HDL) 중 하나인 VERILOG HDL은 아날로그 회로를 논리 합성하여 디지털 회로로 만들어 설계를 만드는 것이다. 텍스트 입력으로 이해하기 쉽고 시뮬레이션으로 결과를 예측 할 수 있는 기술이다. VERILOG HDL 이용하여 자신이 원하는 IC를 설계 및 제작,
|
|
|
HDL(Hardware Description Language)
1.2.3 FPGA를 이용한 설계 흐름
2. 본론
2.1 Xilinx ML310 Board Specification
2.1.1 ML310 Board
2.1.1 Virtex2pro
2.2 Ethernet MAC 연구
2.2.1 Ethernet MAC 원리
2.2.2 Ethernet MAC 스케메틱 및 핀배치
2.3 OFDM MODEM 구현
2.3.1 OFDM MODEM의 원리
2.3.2
|
|
|
Verilog HDL 문법
4) verilog 기초연산자
5) Always ,Initial 문 (순차회로)
6) Shift Register
5. 실험 방법
6. Vivado simulation
7.참고문헌
1.실험제목
FPGA Implementation of Shift Register는 전자회로 실험의 중요한 주제로, 디지털 회로의 기본 요소인
|
|
|
논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.
4. 교안의 14 Demux의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.
5. In-Lab에 대하여 Verilog HDL 코딩을 하고 Synthesize ? XST 단계까지 실행
6. Latch에 대
|
|
|
Digital Logic with VHDL Design 3/e』, Mc Graw Hill
7. http://www.roboblock.co.kr/info/info8.htm
8. http://blog.naver.com/r2adne?Redirect=Log&logNo=120155040778 1. VHDL의 뜻
2. VHDL이 만들어진 배경
3. VHDL의 장점
4. VHDL의 단점
5. 하드웨어 디자인과 프로그래밍 언어적 디자인
6
|
|
|
것이다. Verilog는 ASIC(Application-Specific Integrated Circuit) 설계, FPGA(Field Programmable Gate Array) 프로그래밍 등에서 널리 Ⅰ. Research on theory
1. adder
2. 2’s complement & Subtractor
Ⅱ. About verilog HDL
Ⅲ. What do we learn from the experiment 2
Ⅳ. Reference
|
|
|
논리 회로의 기능을 명확히 이해하고, 실험과 시뮬레이션을 통해 이론과 실제의 차이를 좁힐 수 있는 중요한 도구이다. 이를 통해 얻은 경험은 디지털 회로 설계의 기초를 다지는 데 큰 도움이 된다.
5. 기대되는 결과
조합 논리 회로 실험을
|
|
|
실험목표
이 실험의 목표는 디지털 회로 설계 및 검증에서 Verilog HDL(하드웨어 기술 언어)의 적용을 체험하는 것이다. 현대 전자 회로 설계는 복잡성이 증가함에 따라 하드웨어의 수명 주기를 단축하고, 효율적인 설계를 가. 실험목표
|
|
메뉴펼치기
