|
VERILOG HDL은 아날로그 회로를 논리 합성하여 디지털 회로로 만들어 설계를 만드는 것이다. 텍스트 입력으로 이해하기 쉽고 시뮬레이션으로 결과를 예측 할 수 있는 기술이다. VERILOG HDL 이용하여 자신이 원하는 IC를 설계 및 제작, 시뮬레이션으
|
|
|
Verilog를 이용한 회로 구성하기
Pin 할당 하기
구현(Implement)하기
트레이닝 키트(COMBO-II) 동작시켜 보기
예상 결과
DIP_D[13:12]의 입력에 2비트의 4개의 값을 스위치로 입력시에 7-segment display에 아래의 값이 출력되어야 한다.
DIP_D[13:12] : 4 to 1 M
|
|
|
Verilog-HDL을 일부 사용하고있었으나 극히 제한적이었다. 이즈음 VHDL도 발표가 되어 연구소와 학계에서는 국내 HDL 표준화 문제가등장하게 되었다. 결국 Verilog-HDL과 VHDL 둘중의 하나를 선택하는 일이었다.
그당시 Verilog-HDL은 CADENCE라는 회사 전용
|
|
|
글로비스는 2001년도 사업 개시 이후 연평균 41.5%의
고속성장을 거듭하며 2006년도 1조 8천억원의 매출을 달성함.
2014년까지 연평균 20%의 고성장이 예상됨.
설 립 일 : 2001. 2. 22
• 종 업 원 : 463명
• 자 본 금 : 187.5억원
• 주요사
|
|
|
IP추적의 정의
IP란 인터넷에 연결된 컴퓨터에 부여되는 고유의 식별 번호
특별한 기법을 사용하지 않는 한 자동적으로 IP정보는 웹서버에 남게 되는데 업체들은 이 로그(log)기록을 일정기간 보관하게 된다. IP추적의 정의
상대방 IP를 알
|
|
 |
설계 동기와 목적
전체 시스템 블록도 및 계층도
LCD display
LED/7 Segment display
하드웨어 설계 통합
단위 모듈 테스트
H/W 구현 및 외관 제작
결론 설계 동기
|
|
 |
로그데이터를 직접 한 줄 한 줄씩 찍어보면서 변수의 흐름을 추적한 결과 문제의 원인을 발견할 수 있었습니다.
이렇게 몇 날 며칠을 인코딩과 관련된 문제 해결에 매달린 끝에 발표를 3일 앞두고 소스코드-웹서버-데이터베이스의 인코딩 방
|
|
 |
로그, 네트워크 트래픽, 시스템 이벤트 데이터 등을 수집 및 가공하여 분석 가능한 형태로 구성한 후, 이를 바탕으로 보안 위협 탐지 모델을 개발할 계획입니다. 특히 머신러닝 및 딥러닝 기반의 알고리즘을 활용하여 자동화된 보안 대응 기술
|
|
 |
로그 데이터를 기반으로 예지 보전을 제안할 수 있는 역량을 키울 것입니다. 또한, 불량 분석(FA)을 위한 EDX, XPS, SEM 등 정밀 분석 장비 활용 능력을 높여 공정 상 문제를 빠르게 진단하고 해결하는 데 기여하고자 합니다.
중장기적으로는 AI 기
|
|
 |
발표력 등을 함께 향상시키기 위해 매일 적극적으로 노력할 것이며, 한발한발 성장하는 연구자가 되기 위해 꾸준히 자기계발에 힘쓰겠습니다. 이를 통해 실무에 강한 인재로 거듭나고, 회사와 연구팀에 의미 있는 기여를 할 수 있도록 최선을
|
|
 |
발표나 워크샵을 통해 서로의 경험을 나누고, 전반적인 기술력을 강화할 수 있는 문화를 만들어가겠습니다. 이러한 다짐을 통해 비바리퍼블리카의 Server 팀에서 주도적으로 기여하고, 회사와 함께 성장해 나가는 모습을 보여드리겠습니다. 비
|
|
메뉴펼치기
