verilog vhd

검색어 자동완성 닫기

고급 검색 X

고급 검색 열기

전문지식 23건

	verilog chapter1 VERILOG HDL은 아날로그 회로를 논리 합성하여 디지털 회로로 만들어 설계를 만드는 것이다. 텍스트 입력으로 이해하기 쉽고 시뮬레이션으로 결과를 예측 할 수 있는 기술이다. VERILOG HDL 이용하여 자신이 원하는 IC를 설계 및 제작, 시뮬레이션으 verilog, vhd, verilog발표, verilog vhd, verilog chapter1,	페이지 7페이지 가격 1,000원 등록일 2005.09.23 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	Decoder, Segment, MUX, 예비, 결과레포트 및 베릴로그 소스 ◎ Counter - 플립플롭의 주요 응용으로서 입력되는 펄스의 수를 세는 카운터(counter)가 있다.카운터는 단순히 입력 펄스의 수를 세는데 사용될 뿐만 아니라 디지털 계측기기와 디지털 시스템에 널리 사용된다. 클럭 펄스처럼 펄스가 일정 주기 디코더 MUX, 세그먼트 베릴로그, Decoder, Segment, MUX, 예비, 결과레포트 및 베릴로그 소스,	페이지 10페이지 가격 1,500원 등록일 2009.07.03 파일종류 압축파일 참고문헌 없음 최근 2주 판매 이력 없음
	Up Down Counter, Ring Counter, 베릴로그, 쿼터스 로그램 그 자체는 처음 상태)을 저장한 다. 예비.doc ………………………………………… 2p 컴퓨터구조실험 과제 : 예비 3 내용 : FSM순차회로의 개념과 Counter에 대해서 조사 ☞ FSM에 대해서 조사 ◎ Finite State Machine(FSM) ▒▒ state machine Finite State Machine, FSM 유한상태기계, Up Down Counter, Ring Counter, 베릴로그, 쿼터스,	페이지 7페이지 가격 1,000원 등록일 2009.07.06 파일종류 압축파일 참고문헌 있음 최근 2주 판매 이력 없음
	Verilog(베릴로그) 이용한 시계 설계 --lpm_add_sub CARRY_CHAIN="MANUAL" CARRY_CHAIN_LENGTH=48 DEVICE_FAMILY="Cyclone II" LPM_DIRECTION="SUB" LPM_WIDTH=1 cout dataa datab result --VERSION_BEGIN 9.1 cbx_cycloneii 2009:10:21:21:22:16:SJ cbx_lpm_add_sub 2009:10:21:21:22:16:SJ cbx_mgl 2009:10:21:21:37:49:SJ cbx_stratix 2009:10:21:21:22:16: 베릴로그 알람시계, 시계 디지털회로실험, Verilog(베릴로그) 이용한 시계 설계,	페이지 1페이지 가격 5,000원 등록일 2010.11.09 파일종류 압축파일 참고문헌 있음 최근 2주 판매 이력 없음
	RCA, CLA, Subtractor(Compararot이용), 베릴로그, 소스파일있음. RCA, CLA, Subtractor(Compararot이용), 베릴로그, 소스파일있음. RCA의 내부에 half adder와 full adder의 조합으로 이뤄지는 순차적인 동작을 실험을 통하여 다시 한번 알 수 있었다. Subtractror의 구조를 비교기를 퉁하여 큰 수에서 작은 수를 뺄 때, RCA에 RCA Subtractor, CLA 베릴로그, RCA, CLA, Subtractor(Compararot이용), 베릴로그, 소스파일있음.,	페이지 5페이지 가격 1,000원 등록일 2009.07.06 파일종류 압축파일 참고문헌 있음 최근 2주 판매 이력 없음

전문지식 전체보기