|
AND_AB)로 지정하고 assign문을 이용하여 만들 수 있다.
결론
하드웨어 기술언어(HDL) 중 하나인 VERILOG HDL은 아날로그 회로를 논리 합성하여 디지털 회로로 만들어 설계를 만드는 것이다. 텍스트 입력으로 이해하기 쉽고 시뮬레이션으로 결과를 예
|
|
|
HDL(Hardware Description Language)
1.2.3 FPGA를 이용한 설계 흐름
2. 본론
2.1 Xilinx ML310 Board Specification
2.1.1 ML310 Board
2.1.1 Virtex2pro
2.2 Ethernet MAC 연구
2.2.1 Ethernet MAC 원리
2.2.2 Ethernet MAC 스케메틱 및 핀배치
2.3 OFDM MODEM 구현
2.3.1 OFDM MODEM의 원리
2.3.2
|
|
|
Digital Logic with VHDL Design 3/e』, Mc Graw Hill
7. http://www.roboblock.co.kr/info/info8.htm
8. http://blog.naver.com/r2adne?Redirect=Log&logNo=120155040778 1. VHDL의 뜻
2. VHDL이 만들어진 배경
3. VHDL의 장점
4. VHDL의 단점
5. 하드웨어 디자인과 프로그래밍 언어적 디자인
6
|
|
|
로그램을 통해 구현한 AND-OR-AND 게이트 회로가 정상작동함을 의미한다. 이로써 multisim 프로그램을 통해 간단한 회로를 구성하여 가상으로 사용해 볼 수 있었다. 2학년 1학기, 첫 전공 수업을 들으며, 과제들을 통해 여러 논리와 게이트들을 이해
|
|
|
실험기구
디지털 실험장치, 오실로스코프, NOT 게이트 7404, AND게이트 7408, OR게이트 7432, NAND 게이트 7400, NOR 게이트 7402, XOR 게이트 7486
4. 실험회로도
5. 실험절차
(1) 디지털 실험기판 위에 7408 AND 게이트를 이용하여 논리게이트 실험회로 (a)를 구
|
|
|
실험기구
디지털 실험장치
오실로스코프
NOT 게이트 7404
AND 게이트 7408
OR 게이트 7432
NAND 게이트 7400
NOR 게이트 7402
XOR 게이트 7486
4.실험절차
(1)디지털 실험기관 위에 7408 AND 게이트를 이용하여 논리게이트 실험회로 (a)를 구성하고 데이터 스위
|
|
|
실험을 통해 논리 회로를 간단하게 재구성 할 수 있는 부울대수의 정리에 대해 알 수 있었다.
3. 문제
(1) 실험 1의 AND-AND 게이트와 OR-OR 게이트 회로의 실험결과 진리표와 일치하는지 확인하고, 논리식으로 정리하여라.
A B C
X
Y
0 0 0
0
0
0 0 1
0
1
0 1
|
|
|
논리식, 진리표
≪ 그 림 ≫
그림 1-2 TTL 시르지 7432의 내부도와 펄스 연산에 대한 출력 파형
2. AND 게이트
AND 게이트는 모든 논리 기능을 형성하기 위해 조합될 수 있는 기본 게이트 중 하나이며, 두 개 또는 그 이상의 입력을 가
|
|
|
회로 설계하여서 실험을 했으며, 실험을 통해 3-입력 변수를 갖는 회로를 대한 진리표를 작성하고, 드모르간의 정리를 이용하여 대수적으로 등가인지를 증명하는 실험 이였다.
다른 실험들에 비해서 양도 적었고 2학년 때 디지털논리회로 시
|
|
|
AND DESIGN\", Second Edition, P.W.S International Edition
[3] 박송배, “디지털회로 및 시스템”, 문운당
[4] 대한전자공학회, “디지털 전자회로 및 시스템 실험”, 청문각
[5] 이행우, “디지털회로설계 실습”, 과학기술
[6] 박용수, “디지털 논리 설계”,
|
|
메뉴펼치기
