|
AND DESIGN\", Second Edition, P.W.S International Edition
[3] 박송배, “디지털회로 및 시스템”, 문운당
[4] 대한전자공학회, “디지털 전자회로 및 시스템 실험”, 청문각
[5] 이행우, “디지털회로설계 실습”, 과학기술
[6] 박용수, “디지털 논리 설계”,
|
|
|
회로의 동작
1. 상태표(state table, transition table)
2. 상태도(state diagram)
3. 상태식(state equations)
Ⅱ. 논리회로의 종류
1. 조합논리회로(Combinational logic circuit)
2. 순서논리회로(Sequential logic circuit)
Ⅲ. 논리회로의 분류
1. NOT회로(回路)
2. AND회
|
|
|
회로
(6) 그림4-9의 회로를 결선하고 입력 W, X, Y, Z의 변화에 따른 출력 F값을 측정하라.
그림4-9 간략화 회로
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.29 ~ p.38
|
|
|
디지털 논리회로』, 진영사, 1999
(2) 김선형·이두성, 『디지털공학』, 청문각, 2010
(3) 이갑섭·배장근, 『디지털 논리회로 이론 및 실습』, 대림, 1998 실험. 논리회로의 간략화
1. 실험 목적
2. 실험 이론
2.1. 부울 대수(Boolean Algebra)
2.2.
|
|
|
논리게이트』, http://blog.naver.com/davidoff73/30027638817, 2009.05.28 1. 서론
2. 본론
(1) 조합 논리회로
1) 조합논리회로의 정의 및 특징
2) 논리 게이트
가. OR 게이트
나. AND 게이트
다. NOT 게이트
라. NO
|
|
|
전가산기
Reference
1. 디지털논리시스템(동명사)-정의봉 저.
2. 디지털공학실험(복두출판사)-김상욱외 7명
3. Didital Logic Application And Design, Yarbrough 실험9. PLD를 이용한 회로구성
관련이론
○ PLD란?
○ PLA
○ PAL
실험계획
Reference
|
|
|
AND 게이트
Pspice로 구현한 AND 게이트
▶ AND 게이트는 1과 1이 들어왔을 때에만 1을 출력하는 성질을 가지고 있다.
▶ 입력을 00, 01, 10, 11을 주었을 때 시뮬레이션을 보면 11만 1이 나오는 것을 알수 있다.
▶ NAND의 게이트를 거쳐서 반전이된 AND를
|
|
|
논리회로에서 다루었던 기본적인 디지털 논리 소자들을 사용하여 회로를 설계하고, 그 동작을 확인해 보았다. 딜레이 시간과 최소 동작 전압 등의 실험을 통해 비록 디지털 회로를 구현하는 것이지만 그 안에는 아날로그 적인 요소들이 내재
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
디지털 소자의 입출력에 방해를 준다.
그림 3.4 3-상태 TTL 인버터/버퍼
입력
출력
G
A
Y
1
0
1
1
1
0
0
X
Hi-z
입력
출력
G
A
Y
1
0
0
1
1
1
0
X
Hi-z
위와는 반대로 제어 입력 G가 입력이 부정 G로 되어 있을 때 G입력이 0일 때 정상동작이고, 1일 때 출력이 부정
|
|
메뉴펼치기
