|
조절하는 회로를 설계해보는 실험등) 에 대한 실험도 해 볼수 있는 기회가 있었으면 한다. 목적
결과
(1) 4-to-1 멀티플렉서
(2) 1-to-4 디멀티플렉서
(3) 논리함수의 구현
(4)멀티플렉서와 디멀티플렉서의 중첩사용
Discussion
|
|
|
회로를 설계하고 구성하라. 디스플레이로는 LED 1개와 전류 제한용으로 저항 330Ω을 사용하라. 펄스폭이 설계 내용과 대략 같은지를 검사하라. 보고서에 회로를 그려 넣고 실험 결과를 기술하라.
모의실험&실험예측(PSPICE Simulation)
▶ 비안정 멀
|
|
|
논리 게이트(logic gate)
0 또는 1로 구성된 2 진 정보를 취급하는 논리 회로(logic circuit)로서, 일반적으로 2 개 이상의 입력 단자와 하나의 출력 단자로 구성된다. 컴퓨터 회로를 구성하는 데 필요한 기본적인 논리 게이트에는 AND, OR, NOT 등이 있다.
|
|
|
회로도 (i)를 구성하고 J, K를 표 7과 같이 변화시키면서 CLK 신호를 가해 Q와 의 논리상태를 측정하여 표 7(a)에 기록한다.
(11) 회로도 (i)대신 7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 1.실험제목
2.목적
3.이론
(1)
|
|
|
실험 결과이다. 역시 예상한대로 a = 1, b = 0 의 값을 집어넣었을 때
0=1, 1=1, 2=0, 3=1의 결과가 나오는 것을 알 수가 있다. 따라서 이번 실험의 회로도와 결과는 참이라는 것을 알 수가 있다. ＿
제목 : bcd 10진 디코더(Decorder)
실습 날짜 : 10월 18일
|
|
|
AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + + + =
= + + +
= ( + ) + (+)
= () +
다단계 조합 논리 회로도
(5) 4-비트 가
|
|
|
실험에서의 부울대수 F=(A+B)(A+B)를 설계하고자 할때 NOT,AND,OR 소자를
이용하는 방법, NAND 소자만으로 설계하는 방법, NOR 소자만으로 설계하는 방법, 이렇게
3가지의 방법이 있음을 알 수 있었다. 그러나 무엇보다도 부울식을 간략화 하여 회로를
|
|
|
입력에 저전압 공급
(b) 입력에 고전압 공급
[그림] 표준 TTL NAND 게이트 동작
3. 참고 자료
디지털 논리와 설계, 유황빈 (정익사) 600-607page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 149-152page 1. 목적
2. 참고 사항
3. 참고 자료
|
|
|
로그램을 많이 배우게 되었고, 과제를 하는 과정에 있어서 관련서적과 인터넷을 조사하였고, 같은 수업을 듣는 친구와 스터디 모임을 통해 어렵게나마 완성할 수 있었습니다.
1장의 그림은 p-spise 를 사용하여 회로도 및 타이밍도를 작성하였
|
|
|
발생하는 캐리값이다.
모든 실행이 끝나면, endmodule 키워드로 모듈을 종료한다. ① Verilog HDL(Verilog Hardware Description Language)
① - ⅰ. Module
① - ⅱ. Port
① - ⅲ. Nets, Registers, Vectors
① - ⅳ. 기타 사항
② ModelSim
③ 32-bit adder의 설계
|
|
메뉴펼치기
