|
액티브 로우 디코더(Active Low Decorder)
실습 날짜 : 10월 18일
목적 : 액티브 로우 디코더의 개념파악과 이해를 통한 기능수행을 익힌다.
회로도
＿고찰
디코더의 실험은 앞서 한번 행한 바 있다. 다시한번 여기서 개념을 짚고 넘어가고자 한다. 디
|
|
|
디코더로부터의 출력 신호에 대한 상대적 타이밍을 관찰하여라. 펄스 발생기를 10kHz로 높이고, MSB이면서 디코더의 1A SELECT 입력에 비해 늦게 변하는 1B SELECT 입력에 오실로스코프의 채널 1을 연결하여라. 채널 1에 트리거를 맞춰라(타이밍 정보
|
|
|
activeness) 지원
9. 확장성(scalability)
10. 디지털 컴포넌트 비디오(ITU-R 601 Recommendation)
1) 컴포넌트 NTSC
2) 컴포넌트 PAL
11. 디지털 컴포지트 비디오(Digital Composite Video)
1) 비디오 스튜디오
2) 디지털 컴포지트 비디오
12. CIF(Common Intermediate Format), Q
|
|
|
개의 출력선 중의 하나에 분배하므로 데이터 분배기(data distributer)라고도 한다.
Select
출 력
A
B
D0
D1
D2
D3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1 1). 디코더(DECODER)
2). 인코더(ENCODER)
3). 멀티플렉서(MULTIPLEXER)
4). 디멀티플렉서(DEMULTIPLEXER)
|
|
|
치도를 참조하여 그림과 같은 디코더 회로를 구성한다. 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. 여기서 인에이블 단자인 4번, 5번 핀은 접지하고, 6번 핀은 +5V의 전압을 인가한다.
C
B
A
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
0
0
0
0
0
0
0
0
0
0
|
|
 |
decoder
<표4-2. Verilog decoder>
module hamm_dec(in,out,reset);
input[11:0] in;
output[7:0] out;
input reset;
reg[7:0] out;
reg r1, r2, r4, r8;
reg [3:0] r;
reg[11:0] IN;
integer i, j;
always@(in or reset) begin
if(reset)
out=0;
else begin
// Parity-bit를 비교하여 오류가 발생한 자리를 구함
r1=
|
|
 |
/ 담당 교수
프로젝트 명칭
2학년 2학기
디지털회로실험설계 /
이 진 교수님
로또 번호 발생기
주요 내용
◎ 목 적 : 7-Segment와 7-Segment 디코더를 이용한 번호발생회로 구현
◎ 설 명 : 7-Segment와 7-Segment 디코더를 이용하여 1~45까지의 번호를 출력
|
|
 |
디코더를 구현해 보기 위해 몇 날 며칠을 컴퓨터와 같이 동고동락을 한 적도 있습니다. 1. 성장과정 / 성격의 장?단점 - [지구가 폭발하여도 살아 남는 아이] / [시작과 끝을 반드시 만들어가는 강한 추진력]
2. 자신의 일생 중 가장 큰 영향
|
|
메뉴펼치기
