|
실험 2. A/D converter
《 A/D CONVERTER 회로 구성 》
《 A/D CONVERTER 회로 구성 》
회로구성 실험1의 회로 출력에 위의 비교기를 부가한다 (uAl458C OP amp에는 2개의 OP amp가 있으므로 1개의 op amp로 회로를 구성할 수 있다).
1) 1KHz pulse를 single pulse로 바꾸고 (
|
|
|
ND가 된다.
책 부울대수 정리11과 같다.
실험 1의 그림(c)는 회로상으로 병렬 상태이고 NOT가 두 번이므로 OR 게이트가 되는 것이다.
실험 1의 그림(d)는 그림(c)에서 NAND를 한번 더 연결 한것이므로 그림(c)가 OR게이트 였으므로 NOR 게이트가 되는 것
|
|
|
논리식을 구하면 다음과 같다.
S = A · B + A · B = A + B
C = A · B
입력
출력
A
B
S
C
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
2.전가산기
A, B en 입력 외에 앞단으로부터 1개의 자리올림수도 동시에 가산을 행할 수 있는 회로를 전가산기회로라 한다. 만약 A=011과 B=101을
|
|
|
부족하다보니 이론공부를 많이 해야 겠습니다. 제목
목적
관련 학습
실험 실습의 구체적 절차
1. 반가산기
2. 전가산기
3. 2비트 병렬 가산기
4. 4비트 병렬 가산기
결 과(웨이브 폼)
문제점 및 해결 방안
결론 및 고찰
|
|
|
실험이었다. 지난 번 실험 때는 vhdl이라는 것이 너무나도 생소하였고, model sim이나 xilinx 프로그램을 태어나서 처음 접하였기에 많이 헤맸었다. 하지만 실험 내용을 집에서 연습해 보면서 어떤 방식으로 논리회로가 동작하는지 원리를 조금이
|
|
|
디지털공학실험
설계수행자
설계과제제목
주 별 설계진행 일정
공 학 이 론
설계구성요소
설계주안점
현실적제한요소
VHDL로 순차회로(검출기) 설계 코딩
벡터를 이용한 순차회로 설계
벡터를 이용하지 않은 순차회로 설계(
|
|
|
, 이에 상응하는 논리적의 논리화 형태(AND-OR)의 논리회로를 74LS04, 74LS08, 74LS32로 그림 4-7에 그려 넣는다.
(4)실험 4
그림 4-7의 논리회로를 구성하고, 표 4-6의 입력을 가한 때의 출력을 측정하여 해당란에 기입한다. 단, 회로를 구성할 때 A, B, C의
|
|
|
회로로 구현시에는 그렇지 않다. 트랜지스터의 동작속도가 정확하게 0이 되지 않기 때문인데 보통 전달지연은 수 ns(nano second)에서 수십 ns가 걸리게 되고 천이시간도 수 ns가 걸리게 되는 것을 실험을 통해 알아보고, 이론과 실제 실험을 통해
|
|
|
논리함수를 수행함에 있어서 종종 둘 또는 그 이상의 입력을 AND 연산한 후 출력을
NOR연산시키는 회로가 필요하다. 이런 경우에 A.O.I게이트를 사용한다.
A.O.I 게이트 회로도
입력 A와 B를 선택하여 사용할 수 있게 하는 회로도
● 모의실험
XOR
|
|
|
논리기호를 그리시오. 부울 변수처럼 핀 번호를 사용하여 회로에 대한 부울대수 식을 쓰시오.
3. 표 3-2-2의 데이터를 살펴보면 연결 안된 입력이 논리 1 또는 논리 0 중에서 어떤 값으로 고려되는가 (정논리) ?
4. 실험 3에서 각 단의 전압과 전류
|
|
메뉴펼치기
