|
= A\' + B\' 1.논리 게이트
▲ AND 게이트 (곱)
▲ OR 게이트 (합)
▲ NOT게이트 (부정)
▲ NAND 게이트
▲ NOR 게이트
▲ XOR 게이트와 XNOR 게이트
▲결선형 AND와 OR
2.부울 대우의 기본 정리와 성질
<부울 대수의 기본 관계식>
+표 들어 있음.
|
|
|
1
0
0
0
0
1
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
1
1
0
1
0
1
1
1
0
1
1
1
1
1
0
Parity 회로가 실제 사용되는 예
①단일 패리티 검사 (Bit Parity Check)
2진 데이어 워드 하나에 한 비트의 패리티 비트를 추가하는 방법으로 값싸게 오류검사를 할 수 있기 때문에 많이
|
|
|
odd)
(0=0V, 1=5.05V)
A
B
C
D
ABCD = F
ABCD = F
0
0
0
0
0
1
0
0
0
1
1
0
0
0
1
0
1
0
0
0
1
1
0
1
0
1
0
0
1
0
0
1
0
1
0
1
0
1
1
0
0
1
0
1
1
1
1
0
1
0
0
0
1
0
1
0
0
1
0
1
1
0
1
0
0
1
1
0
1
1
1
0
1
1
0
0
0
1
1
1
0
1
1
0
1
1
1
0
1
0
1
1
1
1
0
1
4. 고찰
even과 odd parity 회로의 실험에서 모든 경우의 수를 실
|
|
|
회로를 설치하여 버스 구조를 그대로 사용할 수 있게 됨.
(3) 포트
(가) 직렬 포트 : 통신포트(COM part)라고 하며, 개인용 컴퓨터 본체의 뒷면에 모 뎀 등과 같은 직렬 통신과 연결되는 커넥터가 접속되는 포트
- 직렬 포트는 병렬 포트와 다르게
|
|
|
AND gate는
입력단자의 여러가지 조합에 대하여 논리곱과 동일한 결과를 출력하는 소자. 실험2. 게이트와 부울대수 및 조합논리 회로
AND - Gate
OR - Gate
NOT - Gate
NAND - Gate
NOR - Gate
Exclusive-OR - Gate
Bool 대수란?
Bool 대수의 표기법과 그 예
|
|
|
개폐하는 기능을 갖는 제어 장치를 전자 계전기(relay)라 하며
제어용의 보조 릴레이, 용량이 크고 출력용으로 전자 개폐기(MC)가 있다.
논리 소자
1> AND 회로 : 입력신호 A, B가 모두 있을 때 출력 신호가 생기는 회로이며 스위치 직렬의
논리곱
|
|
|
회로의 내부 구조와 핀의 위치는 그림 3-21과 같다.
라. XOR 게이트
두 개의 입력 단자에서 같은 입력이 주어지면 0이 출력되고, 서로 다른 내용이 입력되면 1이 출력된다. 이 게이트는 서로 배반적인 논리곱이 다시 논리합으로 결합되는 A\' B + A
|
|
|
논리 소자
1> AND 회로 : 입력신호 A, B가 모두 있을 때 출력 신호가 생기는 회로이며 스위치 직렬의
논리곱 회로이다.
2> OR 회로 : 입력 A. B중 하나만 있어도 출력이 생기는 판단기능을 갖는 논리이며 스위치
병렬의 논리합 회로이다.
3> NOT
|
|
|
회로를 <사진 8>과 같이 구성하고 가변저항값을 변화시키면서 데이터를 기록하였다. 이때의 입력 논리값은 ‘1’인 경우이다.
- 그 데이터를 통해 을 계산하고 그래프로 나타내면 <결과 3>과 같다.
- <결과 3>을 보면, 의 전압이 증
|
|
|
디지털 멀티미터
사용부품
- 예비보고서 참조
실험방법 및 순서
예비보고서에서 설계한 D/A 변환기를 구현하고, 그 동작을 확인하시오.
예비보고서에서 설계한 S/H 회로를 구현하고, 그 동적을 확인하시오.
예비보고서에서 설계한 A/D 변환기를
|
|
메뉴펼치기
