|
회로를 논리 합성하여 디지털 회로로 만들어 설계를 만드는 것이다. 텍스트 입력으로 이해하기 쉽고 시뮬레이션으로 결과를 예측 할 수 있는 기술이다. VERILOG HDL 이용하여 자신이 원하는 IC를 설계 및 제작, 시뮬레이션으로 결과를 예측할 수
|
|
|
회로이다. 디지털 회로에서는 복수의 신호데이터 가운데부터 특정한 데이터(숫자나 기호 포함)를 검출하는 회로에 관한 것을 의미한다. 만약 n개의 비트로 구성된 2진 코드를 입력하면 최대 2n개의 출력을 갖는 조합 논리회로로 AND 게이트가
|
|
|
ab 가 01,11 이며, cd 가 11 인 경우 : bcd
그러므로 f = ac\'d\'+ab\'d\'+a\'cd+bcd 가 됩니다.
REPORT
(카르노도 정리)
학과:방송영상산업학과
학번:99171035
성명:윤종순
과목:디지털 공학
교수님:권영해
제출일:03.11.24 1. 조합논리회로
2. 순차논리회로
|
|
|
논리회로, 그리고 전시기능을 갖춘 디지털 시스템이다.
* 측우기는 무엇인가?
☞ 측우기는 정량적으로 강우량을 측정하고, 아울러 적당히 비가 내려 주기를 하늘을 향해 기원하는 의식용 그릇이다.
* 완전한 측우기가 될 때까지는 얼마나 걸
|
|
|
Simulator : Modelsim ALTERA
Synthesis Tool : ALTERA Quartus II
EVM B/D : DE2-115 Board
===============================
Clock 모드로 시작(최초 시간은 12:00:00)
동작 모드는 7 segment에 표시: CL(Clock), AL(Alarm), ST(Stop Watch)
Blinking LED는 시계가 가고있거나, Stop Watch가 Run 중
|
|
|
논리회로의 조합 등에 의해서 설계자가 바라는 동작을 한다.) 활용 범위( PCM_펄스 코드 모듈레이션: 펄스부호변조 등의 통신분야, 공작기계수치제어 등의 제어분야, 각종 계산기나 예약장치 등의 정보처리분야, 디지털 주파계 등 계측 분야에
|
|
|
디지털 IC chip의 기본적 사용법을 익히고 기본 논리회로인 OR, AND, NOT, NAND, NOR 게이트에 대한 기본논리 동작을 간단한 실험을 통해 알아보는 시간이었다.
TTL-logic이란 제목으로는 생소해서 실험이 잘될지 의문이 되었는데 실험시간에 AND, OR, NOT
|
|
|
회로이다.
입력변수 x,y의 차를 D, 빌려오는 수를 B라고 하면 아래와 같은 진리표를 작성할 수 있다.
회로는 다음과 같다.
반감산기 논리회로는 반가산기와 비교해보면 NOT게이트만 더 추가되었다는걸 볼 수 있다.
아래 사진은 실습시간에 만든
|
|
|
회로를 패리티 발생기(Parity Generator)라고 하고, 수신측에서 패리티를 검사하는 회로를 패리티 검사기(Parity Checker)라고 한다.
패리티 비트의 논리 값을 정하는 방식에는 짝수 패리티(Even Parity)와 홀수 패리티(Odd Parity)의 두 가지가 있다.
☞ 짝수
|
|
|
디지털 습도계였다. 하지만 디지털 습도계를 구현한 다음 다른 여러 기능을 추가하는 것이 좋을 것 같아서, 하나씩 기능을 연구하고 추가해나갔다. 가장 먼저 LCD의 윗줄에 시계를 표시하는 것이었고, 그 밑줄에 습도를 표시를 하였다. 습도와
|
|
메뉴펼치기
