|
논리회로
기본 논리연산 /
부울대수,카르노 맵 간단화 /
드모르간 정리
논리회로
기본 논리연산
❖ 논리 게이트는 컴퓨터를 구성하는 기본 블록이며 컴퓨터의 대부분의
기능은 메모리 형태의 유형을 제외한 대규모의 집
|
|
|
회로
1. 실험 목적
- 레지스터의 구조와 동작원리를 이해합니다.
2. 소요 계측기 및 부품
- DC power supply, 오실로스코프, 7404, 7476 2개
3. 실험 과정
- 7476과 7404 IC 핀 배치도를 참조하여 시프트 레지스터 회로를 구성합니다. 여기서 7476은 2개 7404는 1
|
|
|
☞A\'(BD\'E\'+BC\'E+BCE)
☞Z = A(B\'+E\'+C\'D\'+CD) + A\'(BD\'E\'+BC\'E+BCE)
회로도 구현
Z = A(B\'+E\'+C\'D\'+CD) + A\'(BD\'E\'+BC\'E+BCE)
X = A\'BC(D+E)Z\'
Y = ABE(C+D)Z\' ◉8-N 설계 과제
◉진리표
◉진리표를 이용해서 구한 Z에 대한 K-map
◉회로도 구현
|
|
|
회로
예측 : SUB입력이 0일 때와 1일 때가 달라진다. 0일 때는 가산기, 1일 때는 감산기다. 입력 A4,A3,A2,A1과 B4,B3,B2,B1을 입력하면 가산기일 때는(SUB가 0일 때) 2진수를 더해준다. 거기서 올림이 발생하면 C4 LED가 켜진다. 감산기일 때는(SUB가 1일 때)
|
|
|
논리식을 간략화 하여 직접 결과를 구한 다음 부울대수로 간략화 한 식과 카르노도로 간략화 한 식을 비교해 본 뒤 실제로 해당 논리식을 논리 게이트와 브레드 보드를 이용해 설계하고 입력신호 1을 5V라 가정한 뒤 신호를 달리해가며 측정값
|
|
|
회로도
왼쪽
A=입력X
B=입력 Y
오른쪽
C=DRINK
D=ChangeA (10원반환)
E=ChangeB (20원반환)
F=ChangeC (30원반환)
G=ChangeD (40원반환)
11.검증
(정확하게 분석하지 못한 점이 아쉽습니다.)
12.자체 평가 및 향후 반영할 사항 기술
카르노 맵을 변수 5개를 이용하
|
|
|
플립플롭으로 구성한 (a)회로를 통해 시프트 레지스터의 동작 특성을 확인 할 수 있다. 클럭이 한번 들어올 때 마다 → 순으로 데이터가 들어오는 것을 확인 할 수 있다. 4번의 클럭 변화를 통한 출력 값 변화를 확인 한 후 D = 0으로 두면 출력이
|
|
|
신호
선택된 출력 회선
S1
S2
D0
D1
D2
D3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
1X4 디멀티플렉서에서 선택 신호는 네 개의 조합을 만들어야 하므로, 두 개의 선택 신호가 필요하다.
그림 3-601X4 디멀티플렉서 회로도 1. 목적
2. 기본 이론
|
|
|
회로를 통해 4거리의 모든 신호등을 카운터를 동시에 표현 할 수 있습니다. 그리고 흔히 볼 수 있는 전자시계와 같이, 카운터의 경우 순차적인 변화를 구현하는데 있어 많이 유용할 것 같습니다. ■ 목차 ( 1. 설계 목적, 2. 사용계기 및 부품
|
|
|
논리를 수행하는 기능으로 사용할 수 있게 한다.
TTL의 2입력 NAND 게이트를 결선하면 와이어드 AND가 되지 않는다. 토템 폴(totem-pole) TR는 포화되었을 때에 이미터 플로어(emitter follo -wer)로 동작하여 출력을 높은 전압으로 끌어올리므로 스위칭 속
|
|
메뉴펼치기
