jisikworld

  • 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식
고급 검색 X
고급 검색 열기

아래를 기준으로 검색

아래를 기준으로 정렬

  • 자료등록일 |
  • 정렬 기준 |

전문지식 4,251건

[디지털논리회로] 자판기설계(Vending machine) Verilog code.
, 진리표구현, 상태도구현 3.베릴로그구현 - module code 구현(모듈코드) - timing bench 구현(타이밍밴치) - 각 코드별 주석 설명되어있습니다. 4.타이밍도 - CLK(클럭)값에 의해 값이 바뀌고 타이밍밴치에의해 값이 설정되어 변하는값 확인가능
VedingMachine 자판기, Verilog 자판기베릴로그, [디지털논리회로] 자판기설계(Vending machine) Verilog code.,
  • 페이지 25페이지
  • 가격 3,000원
  • 등록일 2014.06.21
  • 파일종류 피피티(ppt)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
디지털논리회로실험(Verilog HDL) - Numbers and Displays
디지털논리회로실험(Verilog HDL) - Numbers and Displays 목차 1. 관련이론 2. 실험 1. 관련이론 디지털 논리 회로는 전자 회로의 기본 구성 요소로, 데이터를 처리하고 정보를 저장하는 역할을 한다. 디지털 회로의 가장 큰 특징은 이진수
레포트 방통대, 과제 학은제, 디지털논리회로실험(Verilog HDL) - Numbers and Displays,
  • 페이지 3페이지
  • 가격 3,000원
  • 등록일 2025.06.03
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
디지털논리회로실험(Verilog HDL) -BCD counter, HEELO shifter
디지털논리회로실험(Verilog HDL) -BCD counter, HEELO shifter 목차 1.관련이론 2.실험 2.1 Part Ⅳ BCD 카운터 설계 2.2 Part Ⅴ HELLO Shifter 설계 1.관련이론 디지털 논리 회로에서 BCD 카운터는 0부터 9까지의 수를 이진수 형태로 표현하여 카
레포트 방통대, 과제 학은제, 디지털논리회로실험(Verilog HDL) -BCD counter, HEELO shifter,
  • 페이지 3페이지
  • 가격 3,000원
  • 등록일 2025.06.03
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
디지털논리회로실험(Verilog HDL) - Characters and Displays
디지털논리회로실험(Verilog HDL) - Characters and Displays 목차 1. 관련이론(Decoder) 2. 실험 1. 관련이론(Decoder) 디지털 논리 회로에서 디코더는 입력된 이진 신호 조합을 통해 특정 출력을 활성화하는 장치이다. 입력 비트 수와 출력 비트
레포트 방통대, 과제 학은제, 디지털논리회로실험(Verilog HDL) - Characters and Displays,
  • 페이지 3페이지
  • 가격 3,000원
  • 등록일 2025.06.03
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop
디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop 목차 1. 관련이론 2. 실험 1. 관련이론 디지털 논리 회로는 정보 처리를 위해 사용하는 기본 구성 요소로, 다양한 종류의 메모리 소자들이 포함되어 있다. 이들
레포트 방통대, 과제 학은제, 디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop,
  • 페이지 3페이지
  • 가격 3,000원
  • 등록일 2025.06.03
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
디지털논리회로실험(Verilog HDL) - Adders
디지털논리회로실험(Verilog HDL) - Adders 목차 1. 관련이론 2. 실험 1. 관련이론 디지털 논리 회로에서 덧셈기는 기본적인 연산 장치 중 하나이다. 덧셈기는 두 개 이상의 이진수를 더하는 역할을 한다. 전통적인 덧셈기를 이해하기
레포트 방통대, 과제 학은제, 디지털논리회로실험(Verilog HDL) - Adders,
  • 페이지 3페이지
  • 가격 3,000원
  • 등록일 2025.06.03
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
디지털논리회로실험(Verilog HDL) - Real-time clock, counter
디지털논리회로실험(Verilog HDL) - Real-time clock, counter 목차 1. 관련이론 2. 실험 2.1 Part Ⅱ Real-time Clock 2.3 Part Ⅳ M-digit base-N Up/Down Counter 1. 관련이론 디지털 논리 회로 실험에서 실시간 시계(Real-time clock, RTC)와 카운터(counter)는 핵
레포트 방통대, 과제 학은제, 디지털논리회로실험(Verilog HDL) - Real-time clock, counter,
  • 페이지 3페이지
  • 가격 3,000원
  • 등록일 2025.06.03
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
디지털논리회로실험(Verilog HDL) - Switches, Lights, Multiplexors
디지털논리회로실험(Verilog HDL) - Switches, Lights, Multiplexors 목차 1. 관련이론 (Multiplexor ? Mux) 2. 실험 1. 관련이론 (Multiplexor ? Mux) 1 Mux는 두 개의 입력을 가지고 하나의 선택 핀을 통해 두 입력 중 하나를 선택하여 출력을 내보낸다. 이
레포트 방통대, 과제 학은제, 디지털논리회로실험(Verilog HDL) - Switches, Lights, Multiplexors,
  • 페이지 3페이지
  • 가격 3,000원
  • 등록일 2025.06.03
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
디지털논리회로실험(Verilog HDL) - 데이터 오류 정정 및 검출, 블랙잭, 계산기
디지털논리회로실험(Verilog HDL) - 데이터 오류 정정 및 검출, 블랙잭, 계산기 목차 1. Parity bit (1bit) 2. Parity bit (2bit) 3. 블랙 잭 4. 계산기 5. Q&A 1. Parity bit (1bit) 패리티 비트(Parity bit)는 데이터 전송 과정에서 발생할 수 있는 오류
레포트 방통대, 과제 학은제, 디지털논리회로실험(Verilog HDL) - 데이터 오류 정정 및 검출, 블랙잭, 계산기,
  • 페이지 3페이지
  • 가격 3,000원
  • 등록일 2025.06.03
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
디지털논리회로 실습 7-segment 과제
디지털논리회로 실습 7-segment 과제 목차 1. 7-segment 디스플레이 개요 2. 회로 구성 및 설계 3. 실습 과정 4. 결과 분석 5. 문제점 및 개선 방안 6. 결론 디지털논리회로 실습 7-segment 과제 1. 7-segment 디스플레이 개요 7-세그먼
레포트 방통대, 과제 학은제, 디지털논리회로 실습 7-segment 과제,
  • 페이지 6페이지
  • 가격 3,000원
  • 등록일 2025.06.19
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
top