|
설계를 하면서 특히 이 디버깅하는 방법을 많이 배우고 몸으로 직접 느낄 수 있었다. 예전에는 회로가 잘 안되면 아예 부품을 다시 분해해서 새로 선을 잇고 하였으나, 이제는 이런 과정을 하지 않고 바로 디버깅을 하였다. 1. 설계 목적
|
|
|
디지털 전자 회로
Chapter 1. IoT 통신망 전원설비 실무
전원회로
Chapter 2. 전송시스템 구축 요구사항 분석
증폭회로
발진회로
Chapter 3. 무선통신망 구축 실시설계
변 복조회로
Chapter 4. 디지털 회로 설계
펄스 회로
논리 회
|
|
|
회로를 이용하여 유도전동기 부하에 대한 교류변환기의 해석이 가능함을 보였다. 특히 전디지탈식 시스템을 구현하여 전원전압의 변도에 둔감한 제어기를 구현할 수 있었으며 소프트웨어 제어를 구현하여 추가 하드웨어의 부담없이 기능 추
|
|
|
설계을 행하는 것을 주목적으로 하는 것이다. 이 이론은 기본적으로 시스템이 처리하는 일의 흐름이라는 관점에서 문제를 파악해서 대개는 확률적으로 발생되는것으로 간주되는 처리요구와 그것을 실행하는 공용 설비의 양과 서비스 조건등
|
|
|
버퍼 증폭기를 같이 사용할 수 있다.
3. 시뮬레이션
1) 회로도 ( C와 R의 위치 변경 X )
2) 결과
3) 회로도 ( R 과 C의 위치 변경 )
4) 결과 ( logarithmic )
( Linear )
수동필터는 커패시터, 인덕터, 저항 등으로 구성되는데 반해 능동 필터는 각 소자와 연산
|
|
|
입력에 저전압 공급
(b) 입력에 고전압 공급
[그림] 표준 TTL NAND 게이트 동작
3. 참고 자료
디지털 논리와 설계, 유황빈 (정익사) 600-607page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 149-152page 1. 목적
2. 참고 사항
3. 참고 자료
|
|
|
회로 계열이다. 클럭 주파수를 높이지 않고도 SDR SDRAM(synchronous dynamic random access memory)에 비해 대역폭이 거의 두 배나 늘어났다.
(9) 쿼드코어:
프로세서를 4개 탑재한 제품을 일컬음. PC나 스마트폰의 두뇌 역할을 하는 프로세서가 4개 탑재된 제
|
|
|
회로가 같은 타이밍을 갖기 위해서 두 번째 회 로에 어떤 변화를 주어야 하는지 설명하시오.
★ 2 장 연 습 문 제 ★
2.1 동시 진행문을 사용하여 다음의 조합회로의 VHDL 기술을 쓰시오. 각각의 5ns 의 지연 을 갖고 인버터는 2ns의 지연을 갖는다.
|
|
|
회로에 사용.
- Master-Slave Flip Flop: 레이싱 현상 방지구성(1상의 클록펄스)
(3) 74LS73
이번에 우리가 실험에서 사용하게 될 소자로서 Dual JK Flip Flop이며 이는 Falling edge에서 값이 변하도록 설계되어 있는 특징을 지니고 있다. Data sheet를 통해 내부구
|
|
|
0
1
1
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
0
1
1
0
1
0
1
1
1
0
0
1
1
1
1
0
4. 그림 3.9 회로를 구성하고, 표 3.8에 기입하시오.
그림 3.9
PSPICE 시뮬레이션 결과
*실험결과* 표 3.8
A
B
C
D
Y
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
1
1
0
1
0
0
0
0
1
0
0
1
0
1
0
1
|
|
메뉴펼치기
