|
실험이었지만 이번에 공부한 개념은 실제로 사용할 수도 있고 여러가지로 응용이 가능할 수 있을 것 같다. 항상 느끼는 것이지만 ‘디지털회로설계’ 보다 진도가 빨라서 공부하는 데에 애를 먹고 있다. 이번에도 개념을 이해하는데 많은 시
|
|
|
실험책을 찾아보면 중첩의 원리를 실험 하기에 앞서 선형회로라는 전제조건을 주는것도 있음을 확인 할 수 있었다.
참고서적 : 전기전자실험 박건작 외/진영사
디지털회로실험 김사중 외/상학당
참고사이트 : http://163.180.122.191 경희대학교 광
|
|
|
실험방법 및 순서 48
6. Simulation 50
7. 실험 결과 53
실험 6. 차동증폭기 55
1. 실험 목적 55
2. 기초이론 55
3. 실험기자재 및 부품 62
4. 실험방법 및 순서 62
5. Simulation 65
6. 실험 결과 67
실험 7. Op-Amp 기본 회로 69
1. 실험 목적 69
|
|
|
실험설계 방법을 이용하거나 여의치 않은 경우에는 약점을 보완할 수 있는 여러 가지 방법을 모색하여야 한다.
Ⅳ. 결론
이제까지 준실험설계의 기본논리와 장단점에 대하여 알아보았다.
위의 내용을 요약하여 보면 실험연구는 실험을 받는
|
|
|
실험이 훨씬 유리하다.
참고자료
김명수, 공공정책평가론, 박영사, 2003
노화준. 정정길. 김지원, 정책평가론, 한국방송통신대학교출판부, 2000.
이종수. 윤영진, 새 행정학, 2007 1. 준실험설계의 기본논리
2. 준실험설계의 장점 : 진실험에
|
|
|
실험에 참고한 자료의 그림을 보면 더 쉽게 이해가 가능하다.
Transition Time과 Prepagation Delay가 생기는 이유는 다음과 같다.
CMOS를 리모델링 하면 회로에 capacitor들이 구성되어있다는 사실을 알 수 있다. 출력 값이 high→low로, low→ high로 바뀌는 것
|
|
|
기본동작 이해 및 실제 회로설계에 적용하여 논리회로를 다루는 능력을 배양한다.
2. 논리회로와 단순화
◎ 논리게이트의 조합
조합논리회로는 0과 1 두 상태중의 하나만을 갖는 여러 개의 논리변수 입력을 가지며 출력은 한 개 또
|
|
|
회로의 전기적 특성PPT
◎ 한규희, 디지털전자회로, 크라운 출판사
◎ H. E. West, CMOS VLSI 설계의 원리 Ⅰ. MOS의 원리
Ⅱ. MOS의 제조공정
Ⅲ. CMOS의 원리
Ⅳ. CMOS의 인터페이스
1. CMOS와 TTL의 interface
2. TTL과 CMOS의 interface
Ⅴ. 논리계열
|
|
|
회로로 구성하여 실험하였는데, 이는 더 확장하여 n 진 카운터의 설계를 할 수 있게끔 된다는 사실을 알 수 있다. n 진 카운터는 n 번째 수가 왔을때, 어디에 1이 오느냐에 따라서 NAND gate를 사용해서 CLR를 시켜주면 된다.
논리회로실험
결과보고
|
|
|
실험의 논리
⑴ 실험의 필요성
⑵ 사회실험의 기본논리
⑶ 사회실험의 종류
2. 진실험적 방법의 논리와 약점
⑴ 진실험의 논리
⑵ 진실험의 설계방법
⑶ 진실험의 약점
3. 준실험적 방법의 논리와 약점
⑴ 준실험의 논리
⑵ 준실험
|
|
메뉴펼치기
