|
실험을 하는 동안 특별히 어려운 것은 없었다. 근데 실험을 하는 동안 파형 출력이 이상하게 나와서 애를 먹었었는데 여러 가지로 살펴보아도 잘못된 것이 없었다. 나중에 회로를 다시 살펴보니 출력 파형을 측정할 때 그라운드 연결을 IC그라
|
|
|
실험8
논리회로 간소화
실험 목표
사용 부품
이론 요약
실험순서
실험8보고서
실험목표:
결과 및 결론:
평가 및 복습문제
▶고찰
|
|
|
실험은 대부분 만족스러웠지만 브레드보드에 회로를 구성할 때 배선이나 선 색에 따른 시각적 모습 등 바쁜 마음에 완성도가 아직 많이 부족해서 더 노력해야할 것 같다. 디지털 공학 실험
8장 순차논리회로 설계 및 구현(2)
결 과 보 고
|
|
|
가지고 그에 맞는 작품거리를 찾았다. 그러다 신호등의 점등되는 기계적
움직임에 시연 가능성이 있을 것으로 생각되어 작품구상에 들어가게 되었다. 제작동기
사용부품및 공구
사용IC Data Sheet
작품의 동작
회로도 구성
작품의 구성(
|
|
|
74LS192, 74LS47, 74LS10)
AA Size 건전지x4ea용 건전지홀더
전선
와이어스트립퍼
납땜인두 1. 제작동기
2. 사용부품및 공구
3. 사용IC Data Sheet
4. 작품의 동작
5. 회로도 구성
6. 작품의 구성(브레드보드)
7. 작품의 구성(만능기판)
|
|
|
실험 설계 목적
2.실험 설계 주제
3.제품 사양
4.설계 일정 및 변경 과정
A.1차
B.2차
C.3차
5.상태도 도출
6.입력 변수와 상태 변수, 출력 변수 설정
7.진리표 도출
8.카르노 맵 간소화 과정
9.전체 회로도
10.구성원 역할
11.동작 매뉴얼
12
|
|
|
여러 번 사용할 수 있다.
● 카나프 맵 상에서 같은 양단 끝에 있는 1의 표시 칸은 합하여 1개의 루프로 만들어 묶을 수 있다. (Rolling)
▶ 비교기 회로도
▶ 그림 8-5 회로도 논리회로의 간소화
■ 실험 목표
■ 사용 부품
■ 관련이론
■
|
|
|
.
DISCUSSION
·transition time은 10%에서 90%까지 움직이기 위한 digital 신호가 요구되는 시 간이다.
·propagation time은 입력이 50%, 출력이 50% 교차되었을 때 사이에서의 시간이 다. 1.UNIT OBJECTIVE
2.UNIT FUNDAMENTALS
3.NEW TERMS AND WORDS
4.DISCUSSION
|
|
|
gate의 연산 결정
DISCUSSION
OR gate의 출력은 어떤 입력이 high일 때 high이다.
NOR gate의 출력은 어떤 입력이 high일 때 low이다.
high input은 OR 또는 NOR gate에서 불가능할 것이다.
low input은 OR 또는 NOR gate에서 가능할 것이다.
OR/NOR gate 출력은 서로 보완적
|
|
|
은 25KHz이다.
. JK flip-flop에서 J와 K input은 항상 보수이다.
. D-type flip-flop으로서 JK flip-flop을 형성하기 위해 J input은 반대로 되고 K input에 연결된다.
. JK flip-flop이 D-type flip-flop으로 형성될 때 Q output은 J input의 logic state와 같다. Q-not output은 J의 반
|
|
메뉴펼치기
