|
. 이러한 문제를 해결하기 위해 출력을 반전시켜 X가 LOW 논리 레벨로 LED를 켜도록 사용된다. 그림 8-5의 회로는 실험순서 3에서 나온 표현식을 구현한다. 하지만 출력은 전류를 공급하기보다는 수요하도록 반전되어 있다.
5. 그림 8-5의 회로는
|
|
|
1
1
0100
0
0101
0
0110
1
0111
0
1000
0
1001
1
1010
X
1011
X
1100
X
1101
X
1110
X
1111
X
BA
DC
00
01
11
10
00
0
0
1
0
01
0
0
0
1
11
X
X
X
X
10
0
1
X
X
그림 8-6 3으로 나누어 떨어지는 BCD수에 대한 Karnaugh맵
맵으로부터 읽은 최소 SOP : X=AD+ABC+ABC
AD
ABC
ABC
회로도
표 8-5의 실험결과
3 =
|
|
|
실험이었던 것 같다.
이번이 벌써 3번째 실험인데 아직까지 실험이 익숙하지 않아서 빠른 시간안에 끝내지 못하였고 또한 막상 실험을 해보니 준비가 많이 부족한 것을 깨달아서 4장에서의 실험에서는 예비레포트와 함께 미리 실험준비를 더
|
|
|
실험에서 두 번째 실험을 하는데 풀업저항에 대하여 확실히 경험을 통해
제대로 이해 할수 있었다. 풀업저항으로 정말 고생하여 절대 잊혀지지 않을것 같다.
8. References
1. 참고문헌 및 사이트
1) 디지털 논리와 컴퓨터 설계 -M.Morris Mano and Chaarle
|
|
|
실험에서 두 번째 실험을 하는데 풀업저항에 대하여 확실히 경험을 통해
제대로 이해 할수 있었다. 풀업저항으로 정말 고생하여 절대 잊혀지지 않을것 같다.
8. References
1. 참고문헌 및 사이트
1) 디지털 논리와 컴퓨터 설계 -M.Morris Mano and Chaarle
|
|
|
회로도를 설계하라.
≪ 그 림 ≫
< NAND 게이트 회로도>
≪ 표 ≫
< NAND 게이트 진리표>
≪ 그 림 ≫
< NAND 게이트 출력파형> 예비 레포트8장.hwp…………………………………7p
아날로그 및 디지털 회
|
|
|
1. OR게이트
OR게이트는 모든 논리 기능이 수성될 수 있는 또 다른 기본 게이트로, 두 개 또는 그 이상의 입력을 가질 수 있으며 논리 덧셈을 수행한다. OR 게이트는 입력 중 어느 하나가 1(High)이면 1(High)출력을 발생하며, 모든 입력 신호가 0(Low
|
|
|
|
실험한 의 오차(%)는 얼마인가? 오차의 원인은 무엇이라 생각하는가? 7장 예비 레포트…………………………………7p
Ⅰ. 배경 이론
Ⅱ. 설계 실습 계획
Ⅲ. 결론
7장 결과 레포트…………………………………5p
Ⅰ. 실험 목적
|
|
|
|
실험결과와 계산결과를 정밀히 분석, 비교하라. 계산할 때에는 정확한 R,L값을 사용하라. 8장 예비 레포트…………………………………5p
Ⅰ. 배경 이론
Ⅱ. 설계 실습 계획
Ⅲ. 결론
8장 결과 레포트………………………………
|
|
|
실험은 순조롭게 진행됐으며, 특히 슈미트트리거 회로에서 Hysteresis특성이 무엇보다도 흥미로웠고, noise따른 오차만큼 출력전압도 감소한다는 것도 흥미로웠습니다.
다음주에 실험할 FET실험도 사전에 FET에 대한 철저한 예비 공부와 그에따른
|
|
메뉴펼치기
