|
논리회로를 이용한 회로를 구성하는데 필수적인 기본 지식을 다지는 계기가 되었다.
4. 예비레포트의 가상 결선도
그림 1
그림 2
그림 3 ⒜
그림 3 ⒝
그림 4
그림 4⒝
그림 4⒞ 1. 실험 의의
2. 실험 수행 과정
3. 결과물
4. 예비레포트의 가
|
|
|
회로 뒷면
6. 결과 및 고찰
마지막으로 논리 회로 실험에서 하는 프로젝트이다. 주어진 3개의 설계 중 7세그먼트를 기본 소자를 이용하여 디코더를 제작한 뒤 그 출력 값들을 이용해 7-세그먼트를 구현 해보는 설계, 7483 Full Adder를 이용하여 4비
|
|
|
회로의 셋 S와 리셋 R에 5V, 0V를 걸고 출력 Q와 를 각각 측정하라.
-플립플로 회로의 셋 S와 리셋 R에 5V, 5V를 걸고 출력 Q와 를 각각 측정하라.
측정결과를 바탕으로 오른쪽 논리표를 완성하라.
리셋 R
셋 S
출력 Q
출력
0V
0V
4.45V
4.45V
0V
5V
4.45V
0.17V
5
|
|
|
회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6의 Select 단자는 add 또는 subtract를 선택하는 단자임에 유의하시오.
표 8-6E와 표 8-7E의 2진수를 더하고 빼면서, 동시에 10진수로 바꾸어 결과를 확인
|
|
|
회로로 구성되어 있다. 이에 대해 다음 논리도를 참조하시오.
실험 방법
CLK에 79번 pin을 assign하고 output은 외부출력 bank의 pin과 LED 및 segment가 동일임으로 그대로 사용한다. 단 OSC의 입력단자를 bank에 꽂아서 사용한다. 우선 위 회로를 구성하고,
|
|
|
논리회로.
■ 입력 단자 수가 n 개이라면 출력 단자 수는 2n개. (n × 2n 디코더)
■ ROM, RAM과 같은 기억 장치에서 특정한 번지를 선택한다던가 명령 레지스터에 들어 온 명령을 해독하는 데 사용. 실험목적
[1] 디코더(Decoder)
[2] 인코더(Enc
|
|
|
정리를 이용
Y=B+BC+ABC
=B+BC+BC+ABC
=B(C+)+BC(+A)
= B+BC
② 카르노 맵 이용방법
Y
AB
C
00
01
11
10
0
0
1
0
0
1
0
1
1
0
Y= B+BC 1. 부울대수
2. 부울대수의 기본공리
3. 부울대수의 제반 정리
4. 조합논리회로
5. 카르노 맵(Karnaugh Map)
6. 간략화해보기
|
|
|
논리식을 간단화 하였다.
⑤ 논리식 중에 겹치는 항에다가 밑줄을 그어놓았다
⑥ C\'의 항은 X 의 BC\' 항과 Z의 B\'C‘항을 통해 얻을 수 있도록 하였다.
(게이트를 줄이기 위함이다.)
⑦ 게이트는 최대로 공유하였다.
⑧ 논리식을 통해 회로도를
|
|
|
논리 게이트가 연결되지 않았기 때문에 스위치 A가 0이든 1이든 상관이 없다.
표 8-4
결과 및 결론:
BCD 수는 전 실험에서도 배운 것과 같이 10진수 0~9를 2진수로 표현한 수이다. 이번 실험은 논리 회로를 통해 BCD 수의 무효 코드를 알아내고 논리
|
|
|
im9와 Multisum10 파일을 다운받을 수 있다. exp-08nf 파일을 열어라. 이 파일은 그림 8-4의 회로이고 결함이 없는 회로이며, 참조로 사용할 수 있다. exp-08f01 파일과 exp-08f02 파일은 결함이 있는 파일이다. 이들 회로의 논리 표시기를 분석하고, 가장 가
|
|
메뉴펼치기
