|
논리식을 구하면 다음과 같다.
S = A · B + A · B = A + B
C = A · B
입력
출력
A
B
S
C
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
2.전가산기
A, B en 입력 외에 앞단으로부터 1개의 자리올림수도 동시에 가산을 행할 수 있는 회로를 전가산기회로라 한다. 만약 A=011과 B=101을
|
|
|
회로라 한다. 그림 3.2를 논리식으로 표현하면 식(3-1)과 같이 된다.
Y =Y1 Y2 Y3
=AB CD EF
식(3.1)에서 마지막 항은 각 변수에 OR를 취한뒤 반전된 형태이다. 드모르간의 정리를 dldydgkaus 식(3.1)은 다음과 같이 된다.
Y=AB+CD+EF
드 모르간의 정리를 이용하
|
|
|
회로를 분석해 본다면 따라서 1번 회로는 NOT회로이므로 입력전압이 low일 때 논리적으로 high 값이 들어오게 되므로 회로는 차단 되게 된다. 따라서 모든 게이트들이 low값을 받게 되면 모든 회로는 차단되므로 출력전압 Y값은 풀업저항에 걸린 5
|
|
|
있다는것도 알아 두는 실험이 되었다. 간단한것만 찾다 보면 어려운 문제를 받아들이기 어렵기 때문이다. 3-2 실습 목표
BCD - 7세그먼트란..?
1)논리 회로 설계
2)compile을 시킬 경우 다음과 같은 결과를 알 수 있다.
*핀 번호 입력
*후기
|
|
|
.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006.
- ABEL로 배우는 논리회로 설계, 차영배 저, 다다미디어, 2003. < 목 적 >
< 설 계 내 용 >
< 문제 이해 / module동작원리 및 설계코드 설명 >
< 시뮬레이션 결과 >
< 참고문헌 >
|
|
|
0
1
1
(c) NOT 게이트
입력
출력
A
B
Y
0
0
1
0
1
1
1
0
1
1
1
0
(d) NAND 게이트
입력
출력
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
0
(e) NOR 게이트
입력
출력
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
(f) Exclusive-OR 게이트
조합논리회로의 설계
우선 원하
|
|
|
이 실습만 끝내면 이제 상대적으로 부담이 덜 되는 논리회로 실습이 기다리고 있다. 마지막이라는 생각으로 집중해서 실험에 임해야겠다. 1. 목적
2. 실험 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
|
논리회로
기본 논리연산 /
부울대수,카르노 맵 간단화 /
드모르간 정리
논리회로
기본 논리연산
❖ 논리 게이트는 컴퓨터를 구성하는 기본 블록이며 컴퓨터의 대부분의
기능은 메모리 형태의 유형을 제외한 대규모의 집
|
|
|
ND가 된다.
책 부울대수 정리11과 같다.
실험 1의 그림(c)는 회로상으로 병렬 상태이고 NOT가 두 번이므로 OR 게이트가 되는 것이다.
실험 1의 그림(d)는 그림(c)에서 NAND를 한번 더 연결 한것이므로 그림(c)가 OR게이트 였으므로 NOR 게이트가 되는 것
|
|
|
논리연산을 하기 위한 새로운 대수학을 전개하였는데 이것이 불 대수이며 논리 대수라고도 한다. 이 불 대수는 논리 회로를 다루는데 편리한 도구로 이용되고 있으며, 컴퓨터의 논리회로 분야에서 널리 이용되고 있다.
불 대수에서 기본적으
|
|
메뉴펼치기
