|
nt seg -- 사용 할 소회로 선언
port (
clk_4M : in std_logic;
rstb : in std_logic;
seg : out std_logic_vector (6 downto 0);
digit : buffer std_logic_vector (5 downto 0)
);
end component;
signal RSTB : std_logic:=\'0\'; -- 테스트용 시그널 선언 및 초기화
signal CLK_4M : std_logic:=\'0\';
signal DIGIT
|
|
|
디지털신호로 변환하여 사용하는지, 양자화가 실생활에서 얼마나 많이 이루어지는지 알게 되었다. 양자화의 개념은 앞으로 디지털 논리 과목을 수강할 때뿐만 아니라 컴퓨터 공학도로서 꼭 필요한 것이기에 매우 뜻 깊은 과제였다. 양자
|
|
|
0
0
0
1
0
1
논리 함수 : A B
K-map을 참고 해서 논리 회로 제작
반가산기 논리 회로
2. 전가산기
진리표 작성
X
Y
Z
C
S
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
k-map 작성
가) 합 (S)
X YZ
00
01
11
10
0
0
1
0
1
1
1
0
1
0
논리 함수 :X Z' Y' + X'
|
|
|
논리회로가 동작하는지 원리를 조금이나마 알게 되었고 그 결과, 이번 실험은 큰 문제 없이 빠른 시간에 해결할 수 있었다. 또한 교수님의 이해하기 쉽게 해주시는 설명과, 친절하신 조교님이 옆에서 틀린 부분도 지적해 주시고 모르는 부분
|
|
|
회로도가 지금까지 짜여진 VHDL 코딩에서 얻어낸 심볼로 "lastalu"를 설계한 회로도 이다.
결론
- 이번 연산은 산술뿐만 아니라 논리 연산까지 수행하는 4 bit ALU를 설계를 하였다. 스키메틱이 아닌 VHDL의
코딩으로 회로를 설계 하였는데, 처음 과제
|
|
|
7408)
특징
AND gate 4개
AND gate 진리표
A
1
1
1
1
0
0
0
0
B
1
1
0
0
1
1
0
0
C
1
0
1
0
1
0
1
0
L1
1
1
0
0
0
0
0
0
L2
1
0
0
0
0
0
0
0
결과
결과 : AND gate는 입력값 중 거짓이 있으면 결과값이 거짓이다.
5. IC NOT gate (TTL IC 7404)
특징
NOT gate 4개
NOT gate 진리표
A
1
0
B
0
1
Inv B
1
0
|
|
|
1. 중앙처리장치에 대해 설명하시오
2.주기억장치 RAM, ROM비교
3. 10진수 93을 2진수로, 8진수 173을 10진수로 각각 변환하시오.
4. 텍스트 압축 방법에서 허프만 방식에 대해 설명하시오.
5. 조합논리회로와 순서논리회로에 대해 설명
|
|
|
자동화 설계
자동화를 위한 순차 제어기를 구성할 때, 다양한 논리연산을 필요함.
논리표현에 일반적은 H 레벨을 1로, L 레벨을 0 으로 설정하는 정논리 채택(반대로 설정하는 것을 부논리라고 함.)
논리연산에 사용되는 논리회로에는 기계
|
|
|
논리회로.
위의 [그림 2-9]에서와 같이 X = 의 관계식이 성립하므로 2입력 AND게이트 IC 74X08, 2입력 OR게이트 IC 74X32, 2입력, 1입력 NOT게이트(inverter) IC 74X04 를 이용하여 회로를 설계한다.
이때, 각 IC의 핀 접속도를 잘 연결하여야 회로가 정상적으로
|
|
|
회로임을 알 수 있다.
※ 시이퀀스를 유접점, 논리회로를 무접점이라고도 한다.
2. OR gate ( ⓧ = A＋B )
두 개의 접점 중 하나만 동작해도 출력되는 회로를 말한다.
(해설) 아래의 그림은 전원을 투입하였을 경우 전류의 흐름도를 설명한 것이다.
|
|
메뉴펼치기
