|
스피커는 눌러주는 스위치에 따라 다른 소리를 내게 됩니다.
결과
간단한 회로 구성을 통해 도, 레, 미, 파, 솔, 라, 시, 도와 반음 구현이 가능한 피아노를 구현해 보는 회로를 심층분석하여 multisim을 이용한 simulation을 하여 보았습니다.
|
|
|
1이 되는 변수들의 각 조합
1개, 2개, 4개, 8개, 16개의 1로 구성될 수 있으며, 가능한 한 많은 수의 1이 포함되도록 그룹을 만들어 준다. 각 그룹에는 타 그룹에는 속하지 않고 오직 해당 그룹에만 속한 1이 적어도 하나 이상은 있어야 한다.
|
|
|
논리식 간소화가 현실적으로 어렵기 때문에 지금까지의 조합회로 설계방법과는 다른 어떤 직관적인 회로설계 방법을 찾아보자.
앞에서 설계했던 그림 4의 4비트 이진병렬가산기는 4비트로 구성된 이진수 2개를 입력으로 받아 덧셈을 수행하
|
|
|
논리 회로
2장 디지털 부속품
3장 데이터의 표현
4장 레지스터 전송과 마이크로 연산
5장 기본 컴퓨터 구조와 설계
6장 기본 컴퓨터 프로그래밍
7장 마이크로 프로그램된 제어
8장 중앙처리장치
9장 파이프라인과 벡터 처리
10장 컴퓨터
|
|
|
하나 이상의 입력과 적어도 하나의 출력이 있는 논리 회로에서 각 출력의 논리값이 현재 상태와 현재 입력의 조합으로 정해지는 논리 회로임. 순차회로(발표자료)
1.정의
2.상태도
3.상태표
4.카르노맵
5.회로도
|
|
|
있어서 관련서적과 인터넷을 조사하였고, 같은 수업을 듣는 친구와 스터디 모임을 통해 어렵게나마 완성할 수 있었습니다.
1장의 그림은 p-spise 를 사용하여 회로도 및 타이밍도를 작성하였으며, 2장은 max plus를 사용하여 작성하였습니다.
|
|
|
회로 : AND+NOT 의 조합 회로이며 AND 회로를 부정하는 판단기능을 갖는 만능
회로이다.
<진리표> <시퀀스>
6>EOR 회로: 두 입력 상태가 같을 때 출력이 없고 ,두 입력 상태가 다를 때 출력이 생기는
회로를 배타 논리합(exclusive OR) 회로라
|
|
|
회로 : AND+NOT 의 조합 회로이며 AND 회로를 부정하는 판단기능을 갖는 만능
회로이다.
<진리표> <시퀀스>
6>EOR 회로: 두 입력 상태가 같을 때 출력이 없고 ,두 입력 상태가 다를 때 출력이 생기는
회로를 배타 논리합(exclusive OR) 회로라
|
|
|
논리 회로 설계에 대해 알아보는 것이다.
처음 프로젝트를 시작할 때 HBE - COMBO 장비와 VHDL이라는 언어 사용이 처음이라서 많이 힘들고 어려웠다. 특히 장비 부족으로 실험실에서 직접 장비를 돌려가며 코드를 분석하고 확인 하지 못해 실험과
|
|
|
회로이다. 기억소자라는 것을 활용해서 더 복잡한 회로를 꾸밀 수 있도록 연습과 노력이 필요해 보인다. 1. Title
2. Name
3. Abstract
4. Background
(1). 순차논리회로 (Sequential Logical Circuit)
(2). SR Latch 회로
(3). D Flip-Flop
(4). JK Flip-Flop
|
|
메뉴펼치기
