|
[ 실험목적 ]
① 전가산과 전감산의 산술 연산을 수행할 수 있는 논리 회로의 설계를 익힌다.
[ 이론 및 예측 ]
(1) 전가산기의 합과 전감산기의 차
X + Y + Ci의 합 S
X - Y - Bi의 차 D
① Boole 대수 방정식에 의한 전가산기의 합과 전감산기의 차
○
|
|
|
학교에 간다
A
B
E
C
D
AB + C\'D = E
[10] 다음 부울 함수를 카노우(카르노) 맵을 사용하여 간소화 하시오.
(1) F(a, b, c) = m (2, 3, 6, 7)
bc
a
00
01
11
10
0
1
1
1
1
1
Y = b
(2) F(a, b, c, d) = m (0, 2, 3, 4, 6, 11)
cd
ab
00
01
11
10
00
1
1
1
01
1
1
11
10
1
Y = b\'cd + a\'d\'
|
|
|
회로 구성이 약간 어려웠다. 하지만 실험메뉴얼을 차근차근 읽어가며 하나하나 따라했더니 어느새 회로가 다 짜져 있었다. 논리 회로의 흐름을 살펴보면 모터 입력부에서 실제의 NI ELVIS장비에서 구성한 것을 컴퓨터상에서 LabView를 이용하여
|
|
|
논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2)http://www.alldatasheet.co.kr (데이터시트)
3)http://blog.naver.com/newlogin_kr?Redirect=Log&logNo=140027489908l(가산기)
4)http://blog.naver.com/tjrnsoehd21?Redirect=Log&logNo=50006917230(반가산기)
5)http://princess.kongju.ac.kr/ (공주대학
|
|
|
컴퓨터 내부에서 CPU와 메모리 사이의 정보 전송에 사용되는 통로
제어 버스 - CPU와 기억 장치 또는 입출력 장치 사이에서 제어 신호를 전달하기 위해 사용되는 버스
데이터 버스 - CPU와 기억 장치 또는 입출력 장치 사이에서 데이터를 전송하
|
|
|
분석하면 순서대로 0부터 9를 보여주는 것은 7-세그먼트 회로가 완성된 것을 살펴 볼 수 있다.
NOT, AND, OR게이트는 NAND게이트로 정리하여 표기할 수도 있지만 아직 게이트 구성에 미흡하여 NAND게이트로 변환하는 과정에서 회로가 잘 못 될 수도
|
|
|
컴퓨터, 사이버스페이스, 유아론\"ㆍ한국철학회편ㆍ『기술문명에 대한 철학적 반성』ㆍ철학과 현실사
진교훈ㆍ1996ㆍ「정보 사회의 윤리학의 과제」
진교훈 외ㆍ『윤리학과 윤리교육』ㆍ서울 경문사
진교훈ㆍ1987ㆍ“과학기술의 발전과 윤
|
|
|
회로
전기·전자 측정
전자 회로
통신 시스템
디지털 논리 회로
토목 일반
지적 전산
건축 시공Ⅰ
색채 관리
공업 화학
뉴 세라믹
용융 세라믹
식품 공업Ⅱ
염색·가공 제 1 장 교육 과정의 편성과 운영
1. 교육 과정 구성의 방향
2. 학
|
|
|
회로
전기·전자 측정
전자 회로
통신 시스템
디지털 논리 회로
토목 일반
지적 전산
건축 시공Ⅰ
색채 관리
공업 화학
뉴 세라믹
용융 세라믹
식품 공업Ⅱ
염색·가공 1. 교육 과정 구성의 방향
2. 학교급별 교육 목표
3. 편제와 시간(
|
|
|
컴퓨터 한 대와 프로그램만 있으면 함수를 발생시키고 오실로스코프의 그래프까지 그려주니 말이다.
한편 실험결과를 보며 회로의 논리흐름을 생각해보면 처음에 device와 channel을 이용하여 PCI 6014카드를 인식하고 BNC-2120 Block과 같은 채널을
|
|
메뉴펼치기
