|
선형연산증폭기
1. 실험 방법
(1) 반전 증폭기
20k, 100k
<반전증폭기 회로>
<반전증폭기 simulation>
100k, 100k
<반전증폭기 회로>
<반전증폭기 simulation>
(2) 비반전 증폭기
20k, 100k
<비반전증폭기 회로>
<비반전증폭기 simulation
|
|
|
증폭기를 만들 수 있다는 이론을 가지고 실험을 진행하였습니다.
처음으로 반전 증폭기에 대한 실험을 하였습니다. 먼저 예상되는 전압이득값을 구하고 다음으로 측정한 값과 비교해 보았습 형 연산 증폭기 회로
실험 순서
1. 반전 증
|
|
|
선형 연산 증폭기 회오에 대한 실험을 하였습니다.
이번 실험은 연산증폭기는 반전 입력단자와 비반전 입력 단자를 가진 이득이 매우 큰 증폭이입니다. 이 증폭기는 외부에 저항을 추가하여 연산증폭기 자체의 이득보다 gnjfTLs 작지만 외부 저
|
|
|
판단하였다. 그리고 가산증폭기에서는 실제로 그 값이 더해져서 나온다는 것을 볼 수 있었다. 선형 연산 증폭기 회로
1. 실험 결과 데이터
1)반전증폭기
2)비반전 증폭기
3)단위 이득 폴로워
4)가산 증폭기
2. 실험 결과 및 검토
|
|
|
반전 증폭기)
Vi1, Vo1,
Schematic(비반전 증폭기)
Vi2, Vo2
Schematic(단위 이득 플로어)
Vi3, Vo3
Schematic(가산 증폭기)
Vi4, Vo4
Reference
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초
|
|
 |
선형 부하로는 1kVA 용량의 단상전파 다이오드정류기에 RC 병렬부하를 연결하여 사용하였다. 부하저항으로는 50[Ω]의 저항을 사용하였다.
그림 7은 시뮬레이션에서와 같이 전원전류가 고조파성분을 제거하고 정현파의 형태로 보상됨을 볼 수
|
|
메뉴펼치기
