|
이용가치가 있으려면 입력신호에 대해 적절한 출력변수가 지정되어야 한다. RC회로의 응답특성 예비보고서
1. 실험 목적
2. 실험 준비물
3. 기초이론
4. 실험 진행
RC회로의 응답특성 결과보고서
1. 실험 결과
2. 분석 및 소감
|
|
|
실험값)
SC
SE
0
0
0
0
1
1
1
1
1
0
1
1
0
1
1
0
5. 4비트 2진 전가산기와 그의 보수를 이용한 4비트 2진 전감산기
IC 7483은 MSI 4비트 2진 전가산기이다.
다음 회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6
|
|
|
리액턴스 값이 커지고 주파수가 작아지면 커패시터의 리액턴스 값이 커져서 주파수에 따라 각각의 특성을 가지게 됩니다.
2.개요
- 실험 목적
(1)직렬 RLC회로에서 주파수 변화에 따른 임피던스와 전류의 변화를 살펴본다.
3.시뮬레이션
|
|
|
회로와 병렬로 접속해야만 한다. 분압 기는 분류기와 동일한 개념으로서 전압계의 측정 범위, 즉 레인지를 확대시키기 위하여 사용하게 된다.
I = V / (RM + RS) = VM / RM
V = VM(1+RS/RM)
최대 측정범위의 (1+Rs/Rm)배의 전압까지 측정가능
2.개요
실험①
3
|
|
|
회로와 블록 도는 그림 11-5와 같다.
3. 실험 기기 및 부품
586급 PC 한 대
FPGA package 1개
Logic tester
oscilloscope
4. 실험 과정
1.다음 그림 11-6과 같이 multiplexer를 구성하시오.
2. 입력 및 선택 선과 Enable을 다음 표 11-1과 같이 가했을 때 출력을 측정하시
|
|
|
회로를 구성하고, 이 회로에서 data 신호가 control 신호에 의해 제어되는 과정을 관찰할 수 있다. 다음 회로를 구성하고, 표에 결과 값을 기입하라.
표2-12
control signal
input data signal
output data signal
0
0
0
+5
+5
0
+5
+5
5. 실험 고찰
1. 실험 3에서 X와 Y사이
|
|
|
실험에서 핀 14(입력)와 핀 12(출력)사이의 2분주기, 그리고 핀 8과 9에서 중간 출력을 갖고, 핀 1을 입력, 핀 11을 출력으로 하는 5 분주기 회로로 구성되어 있다. 이에 대해 다음 논리도를 참조하시오.
실험 방법
CLK에 79번 pin을 assign하고 output은
|
|
|
있 으며 전달지연시간은 평균 12nsec, 패키지당 소비전류는 평균 19mA이다.
4. 실험과정 및 결과예측
(1) 부울 대수의 정리
- 그림2-1(a)와 (a)의 두 회로를 결선하고 A, B의 입력변화에 따라 출력 X, Y를 측정하라.
(a)
(a)
그림2-1 부울 대수의 정리 실험
|
|
|
회로를 결선하고, 입력 E, A, B의 변화에 따른 출력 D, D, D, D를 측정하여 표 8-6을 완성하여라.
입 력
출 력 (F)
E
A
B
D0
D1
D2
D3
0
X
X
0
0
0
0
1
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
그림 8-13 디멀티플렉서 실험회로
5. 참고자료
① TTL응용 실무 / Don Lancaster
|
|
|
실험과정 및 결과예측
(1) 그림4-3과 같은 회로를 결선하고 입력변화에 따른 출력값을 측정하라.
(a) NAND 게이트 회로 (b) Invert OR 게이트 회로
(c) Invert AND 게이트 회로 (d) NOR 게이트 회로
그림4-3 드-모르간의 정리를 증명하기 위한 실험회로
(2) 그
|
|
메뉴펼치기
