|
Current Steering 회로와 Differential Amplifier 설계
1. 목적
NMOS를 이용하여 Current-Steering 회로와 Differential Amplifier를 설계한다.
3. 설계실습 계획서
3.1.1 Curren-steering 회로설계
1) VDD = VCC = 10V 일때, 출력 전류(I)가 1mA가 되도록 <그림 10.1>과 같은 전류원
|
|
|
디지털회로설계 및 언어
Verilog practice
2000000000 000
Practice 1: Up counter
Practice 2: Down counter
Practice 3: Up-down counter
Practice 4: Moore FSM “1011” Sequence Detector
Prob.1: Falling Edge Detector
Falling_Edge_Detector.v source code
module Falling_Edge_Detector(sequence_in,clock,reset,de
|
|
|
|
1. 목적
Digital Multimeter를 이용한 저항(2-wire 측정법, 4-wire 측정법), 전압, 전류의 측 정방법을 익히고 DC Power Supply의 사용법을 익힌다. 측정회로를 설계하고 실습을 통 하여 확인한다.
2. 준비물
* 기본 장비 및 선
Function generator: 1 대
DC Pow
|
|
|
VHDL의 장점
4. VHDL의 단점
5. 하드웨어 디자인과 프로그래밍 언어적 디자인
6. 제품제작에 VHDL이 쓰이는 과정
7. VDHL의 규칙
8. VDHL용어의 정의와 표현
9. VHDL 예약어 / 키워드
10. VHDL 주석
11. VDHL 식별어
12. VDHL 기본구성과 표현
13. 마치며..
|
|
|
회로에 대한 시뮬레이션이 가능하다.
Pspice는 1972년에 개발한 Berkely SPICE에 의한 PC기반의 Analog/Digital 혼합회로 시뮬레이션 프로그램으로 회로의 설계와 편집, 시뮬레이션 그리고 그래픽 출력 등을 볼 수 있는 Capture, Stimuls editor, Pspice A/D, Probe로
|
|
|
회로
↑그림6 RTh를 구하는 회로
3.4 부하가 포함된 Thevenin 등가회로를 그리고 RL의 전압, 전류를 측정하는 회로를 그려라. 이 값은 3.1과 3.2 (b)에서 구한 값과 같아야 한다.
Thevenin 등가회로 및 RL의 전압, 전류를 측정하는 회로
↑그림7 Thevenin 등가
|
|
|
회로에서 성립한다는 것을 확인할 수 있었다. 또, 주기가 시정수인 FG의 출력에서 저항전압 및 커패시터전압의 파형을 관측하는 실험에서는 모두 크기(amplitude)가 FG의 출력보다 작고 선형적인 파형이 관측되었다. 대체로 실험이 실습계획서대
|
|
|
회로를 그리고 transfer function을 측정하기 위한 연결상태와 측정방법을 기술하라.
측정방법 및 연결방법
아래의 그림과 같이 scope의 ch1단자를 FG의 출력이 나오게끔 연결하고, ch2의 양쪽단자를 저항의 양단에 연결하여 측정한다. 이때 scope의 ch1
|
|
|
10.14mH
커패시턴스(C) = 11.6nF
인덕터내부저항 = 27.74
공진주파수계산
Q=1이므로, Bandpass
저항(R)값 계산 이므로,
저항
→ 저항은 가변저항(약935) 사용. RLC회로 구성하여 입력전원 최대전압 2V입력. R(저항)에 걸리는 전압이 출력전압.
Transfer funct
|
|
|
디지털 회로설계(Digital Logic Design) - 박인규 저 <문운당>
2. 디지털 설계 이론과 실습 John F. WAKERLY 저 <에드텍>
3. 디지털 회로 설계 이동렬 저 <생각>
4. 최신 디지털 회로 설계 이태원교수, 임인칠교수 공역 <Prentice Hall>
|
|
메뉴펼치기
