|
설계
② 특징
- 시프트 레지스터 2개에 입력 A, B를 넣어 LSB(least significant bit)가 맨 오른쪽에 오도록 하고 전가산기의 Sum Carry를 저장하도록 Sum register와 Carry storage(플립플롭)를 전가산기에 연결하면 곧 직렬가산기 회로가 된다.
- 클럭 펄스가 들
|
|
|
수 있는 회로를 그려라.
Normal Count
Encoded output
00
1000
01
0100
10
0010
11
0001
2단 2진 카운터 회로
주어진 코드로 인코딩 할 수 있는 회로
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 질문사항 >
< 참고문헌 >
|
|
|
실험 결과는 일치하였고, 이론적 지식을 실제 실험을 통해 증명할 수 있었다.
실험 과정과 결과, MUX 실험에서 정확히 입력 값에 따라 결과 값이 달라진다는 사실을 알기 위해서는 입력 값의 모든 set을 바꾸는 것이 아니라, output에 영향을 미치
|
|
|
w 모두 내부 소자에 의해 스위칭이 가능함으로 속도가 매우 빠르고, 전력소모가 적다는 장점과 open collector+pull up 방식은 저항이 커짐에 따라 소비전력은 작으면서 속도가 느려지고, 반대로 저항이 작아지면 속도는 빨라지지만 소비전력이 많
|
|
|
=1 IN1=X일 때]
WR0=1 WR=0 IN0=1 IN1=X 일 때 0bit입력을 받아 0이 저장 되고 출력은 0(0V)이 출력된다.
2 bit RAM
[WR0=0 WR=1 In0=X In1=1일 때]
WR0=0 WR=1 IN0=X IN1=1일 때 1bit입력을 받아 1이 저장되고, 출력은 1(5V)이 출력 된다.
2 bit RAM
A1, A2, A3, A4에 의해 주소가 결
|
|
|
High로 되는 순간 D의 값만 Q에 나타나고, 그 이외에 어떤 D의 변화에도 출력 Q는 변함이 없다.
즉, latch는 입력이 들어오면 바로 출력을 보여주는 비동기식 회로다.
flip-flop은 회로를 보면 알 수 있지만 Cp=1 일 때는 latch와 같은 동작을 하지만 Cp=0
|
|
|
회로를 사용한다. 특히, 비교형 A/D 컨버터는 변환기간 중에 아날로그 입력전압이 일정하게 유지되어야 하므로 샘플/홀드 사용의 필요성이 높다.
샘플/홀드 회로는 아날로그 스위치, 콘덴서, 버퍼 등으로 구성되어 있고 스위치는 샘플링 시간
|
|
|
< 목 적 >
< 실험 과정 및 결과 >
< 실험 고찰 >
< 참고문헌 >
|
|
|
즉, 1×4 디먹스가 두 개 가 연달아 붙어있는 것이다. 그리고 특징적인 것은 입력단인 G값에 LOW가 입력되어야만 Eable한 상태가 되며, 출력단도 역시 ACTIVE LOW 로서 동작한다. 칩의 구조는 절반으로 잘라서 생각했을 때 왼쪽(1~7번핀)이 하나의 1×4
|
|
|
is because 7-segment case Com terminals being fed up with commonness to come the confirmation which leads a simulation is difficult, but it will grow and it will be able to confirm as the changes which are a schedule which it follows and operations from HBE-COMBO.
3. Investigation of project
3.1 In
|
|
메뉴펼치기
