|
회로를 구성할 때 A, B, C의 부정형태는 인버터를 사용한다.
5)실험5
1. 다음의 논리식에 대한 진리표를 작성하고, 이에대한 카르노도를 작성한다.
6)실험6
1. 실험5의 카르노도로 간략화한 논리식을 구하고, 이에 상응하는 논리적의 논리화 형태 (
|
|
|
예비보고서 문제
(1)에 대한 진리표를 작성하시오. (실험 1 참조)
부울 대수로 간략화하여 논리적의 논리화 형태의 논리회로를 그리시오.
*진리표
A
B
C
Y
0
0
0
0
0
0
1
0
0
1
0
1
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
0
1
1
1
1
*논리회로
(2) 다음의 논리식에 대한 진리
|
|
|
회로를 구성할 때 A, B, C의 부정형태는 인버터(74LS04)를 사용한다.
(5)실험 5
다음의 논리식에 대한 진리표를 표 4-7에 작성하고, 이에대한 카르노도를 그림 4-8에 작성한다.
(6)실험 6
그림 4-8의 카르노도로 간략화한 논리식을 구하고, 이에 상응하
|
|
|
논리회로도
그림 5 전가산기의 기능블럭도
한편, 전가산기는 2 개의 반가산기와 1 개의 OR 게이트로 구성할 수 있다. 그림 2의 반
가산기 기능블럭도를 사용하여 설계한 전가산기의 논리회로도는 그림 6과 같다.
예비보고서를 작성할 때, Max+Plus
|
|
|
논리이다.
④ XNOR은 XOR의 보수를 구할 수 있다.
(∵ 왜냐하면 카르노 맵으로 표현 가능한 모든 논리회로는 NOR이나 NAND 만으로 표현 가능하기 때문이다. ) 부울대수의 정리
예비 보고서
1. 실험 목적
2. 기본 이론
3. 실험 방법
4.
|
|
|
간략화 된
논리회로를 구성할 수 있다.
- 회로를 간략화 할수록 비용이 적어지고 신뢰성이 높아진다.
- 부울대수의 기본정리
3. 예비 보고서 문제
3.1. 74LS00 계열의 AND, OR, NOT, NAND, NOR 및 XOR 게이트들의 칩을 찾아서 그 칩 번호를 쓰고 pin 구성도
|
|
|
회로가 필요하다. 이런 경우에 A.O.I게이트를 사용한다.
A.O.I 게이트 회로도
입력 A와 B를 선택하여 사용할 수 있게 하는 회로도
● 모의실험
XOR 게이트
XOR게이트의 모의실험결과
XNOR게이트의 모의실험결과
■ 후 기
이번 예비보고서는 여느 보
|
|
|
논리회로의 간략화
논리회로의 간략화를 위해 1비트 ALU(Arithmetic Logic Unit)를 작성해 본다. ALU는 2비트의 입력데이터와 2비트의 출력데이터, 그리고 2비트의 컨트롤데이터를 가진다. 2비트의 입력과 출력으로 구성되었지만 1비트 ALU라고 하는 것
|
|
|
논리회로
조합 논리 회로는 논리곱, 논리합, 논리 부정의 세 가지 기본 논리 회로를 조합하여 구성한 논리 회로로, 입력, 논리 게이트, 출력으로 구성되며, 입력된 정보에 대해서 새로운 출력 정보를 제공하는 기능을 갖는 회로이다. 컴퓨터 내
|
|
|
회로에 대한 진리표를 작성하고, 출력 Y에 대한 부울식을 구하라. 이 회로를 실현하여 얻어진 진리표를 검토하여 무슨 기능을 하는 논리회로인지를 판단하여라.
- XOR 게이트와 같은 역할을 한다.
- 입력이 서로 다를 때, 출력이 1이 되는 논리
|
|
메뉴펼치기
